HDI bekommt Konkurrenz: VeCS
Vor nicht allzu langer Zeit präsentierte ein äußerst findiger Ingenieur in Europa ein neuartiges Konzept zur Herstellung von Verbindungen zwischen verschiedenen Schichten einer Leiterplatte. Bemerkenswert ist, dass hier höhere Dichten als bei konventionellen Durchkontaktierungen möglich sind. Bei dem fraglichen Ingenieur handelt es sich um Joan Torné von NEXTGin Technologies BV [1] und die betreffende Technologie trägt die Bezeichnung „Vertical Conductive Structures“ oder kurz „VeCS“. Obwohl hier konventionelle Through-Hole-Fertigungsmaschinen verwendet werden, werden Dichten wie bei HDI erreicht, sodass BGAs mit Lötpunktabständen bis minimal 0,4 mm verbaut werden können.
Das VeCS-Konzept sieht vor, dass zunächst durch Bohren oder Fräsen eine Nut (für Blind Vias) oder ein alle Schichten durchschneidender Slot in die Leiterplatte eingebracht und anschließend metallisiert und plattiert wird. Im letzten Fertigungsschritt werden dann etwas dickere Löcher gebohrt, sodass vertikale, bandförmige Verbindungen zwischen den Schichten entstehen, wie in Abbildung 1a dargestellt. Abbildung 1b zeigt, dass diese schmaleren vertikalen Verbindungen weniger Platz benötigen als herkömmliche Durchkontaktierungen, sodass mehr Raum für das Routing zur Verfügung steht. In dem von mir erstellten Beispiel in Abbildung 1c werden konventionelle Durchkontaktierungen, Microvias und VeCS für ein BGA mit Pin-Abständen von 1,0 mm verglichen. Hier ist zu sehen, dass in einem herkömmlichen Through-Hole-Layout zwei Leiterbahnen zwischen den Dog-Bone-Breakouts Platz finden, während mit Swing-Microvias sieben Leiterbahnen möglich sind. Mit VeCS wird der gleiche Wert von sieben Leiterbahnen erreicht. Des Weiteren geht aus Abbildung 1c hervor, dass bei einem BGA mit einem Rastermaß von 0,5 mm nur eine Leiterbahn zwischen den konventionellen Durchkontaktierungen Platz findet, wenn das Via-in-Pad-Verfahren genutzt wird. Dagegen passen bei einem HDI-Leiterplatte-Layout weiterhin sieben Leiterbahnen zwischen die Blind Vias. Mit VeCS wird eine fast ebenso hohe Dichte erreicht, da hier fünf Leiterbahnen zwischen den Durchkontaktierungen möglich sind. Außerdem bietet VeCS für höhere Rastermaße verschiedene Breakout-Optionen, wie aus der Darstellung der beiden unterschiedlichen Routing-Varianten für Pin-Abstände von 1,0 mm ersichtlich wird.
ABBILDUNG 1: a) Bei Einsatz der VeCS-Technologie werden die einzelnen Schichten über vertikale Bänder statt über komplett plattierte Löcher verbunden; b) In der 3D-Ansicht wird der zusätzliche Routing-Raum erkennbar, der durch die vertikalen, bandförmigen Leiterbahnen geschaffen wird; c) BGA-Breakouts mit den gängigen Through-Hole- und HDI-Technologien im Vergleich mit VeCS, für Raster von 1,0 bzw. 0,5 mm
Die Routing-Regeln für Abbildung 1c sind in Tabelle 1 dargestellt:
TABELLE 1: Design- und Routing-Regeln für BGA-Breakouts bei Pin-Abständen von 1,0 mm und 0,5 mm – für Through-Hole, VeCS und HDI
Der VeCS-Fertigungsprozess unterscheidet sich nicht grundsätzlich vom gängigen Multilayer-Fertigungsprozess, erweitert diesen jedoch um einige zusätzliche Schritte:
1. Bohren oder Fräsen eines Slots zwischen den BGA-Lötpunkten
2. Metallisierung wie gewöhnlich
3. Laminieren, belichten und entwickeln, mit VeCS-Breakouts zum metallisierten Slot
4. Plattierung wie gewöhnlich
5. Freilegen und ätzen wie gewöhnlich
6. Bei der Endfertigung: Ausbohren des Slots zur Schaffung vertikaler Leiterbahnen
Wie in Abbildung 2 dargestellt, kommt dieser Fertigungsprozess ohne den Einsatz eines Laser-Bohrers aus und ermöglicht eine Panelisierung.
ABBILDUNG 2: Der VeCS-Fertigungsprozess ist in weiten Teilen konventionell
Der einzige zu diesem Verfahren veröffentlichte Artikel erschien im Februar 2017 in The PCB Magazine [2]. Darin wurde angedeutet, dass Torné mit Altium Designer Prototypen für Zuverlässigkeitstests entwickelt hatte. Die Herstellung der Prototypen und die Durchführung der Tests wurden von WUS übernommen. Mehrere Tests mit bleifreien Reflow-Lötverfahren und thermischen Zyklen brachten Ergebnisse, die mit denen der Through-Hole-Technologie vergleichbar sind. Die Signalintegrität der vertikalen Bänder ist anscheinend sogar etwas besser, da diese im Vergleich zu komplett plattierten Löchern eine geringere Induktionswirkung haben. Allerdings können sich VeCS-Nuten oder -Slots mit Kupferfüllbereichen überschneiden.
Was die Kosten angeht, so steht zu hoffen, dass dank der höheren Routing-Dichte weniger Signal- und Referenzschichten pro Leiterplatte oder kleinere, stärker panelisierte Leiterplatten möglich sind. Dadurch lässt sich Geld sparen, das dann für die Bohr- oder Fräsprozesse zur Einbringung der Nuten oder Slots in die Leiterplatte zur Verfügung steht.
Wenn Sie den Einsatz von VeCS erwägen, sollten Sie den PCB-Hersteller Ihrer Wahl kontaktieren und ein Testmodell in Auftrag geben. Falls Sie dann ein kommerzielles Design realisieren möchten, sollten Sie sich unbedingt bei NEXTGin [1] nach dem Patentstatus der Technologie erkundigen. NEXTGin hat bekanntgegeben, dass die Technologie derzeit von zwei PCB-Herstellern genutzt wird.
QUELLEN
-
Starkey, Pete, Interview mit Joan Tourné, “Vertical Conductive Structures–a New Dimension in High-Density Printed Circuit Interconnect”, The PCB magazine, Februar 2017, S. 16-20
Über den Autor / über die Autorin
Ähnliche Resourcen
Verwandte technische Dokumentation
Nutzen Sie das weltweit vertrauenswürdigste PCB-Designsystem.
Eine Schnittstelle. Ein Datenmodell. Unendliche Möglichkeiten.
Mühelose Zusammenarbeit mit Konstruktionsmechanikern.
Die weltweit vertrauenswürdigste PCB-Designplattform.
Erstklassiges interaktives Routing.
Lizenzoptionen ansehen
Thank you, you are now subscribed to updates.
