Elimine los errores en sus esquemas con la verificación electrónica de reglas

En tiempos de creciente complejidad de diseño y plazos más cortos, es cada vez más frecuente que los errores se cuelen en el esquema que puede traducirse en la PCB. Siga leyendo para descubrir cómo identificar y eliminar fácilmente problemas en su esquema con las capacidades de Verificación de reglas eléctricas en Altium Designer^®.

Muchos diseñadores y empresas se esfuerzan por tener un diseño adecuado de la PCB y, hoy en día, verificar en tiempo real las condiciones mecánicas circundantes. Pero, ¿qué pasa si el esquema ya contiene errores? Por lo general, hay una revisión del diseño impulsada por el ser humano, pero en tiempos de creciente complejidad del diseño y plazos más cortos, cada vez son más los errores que se escapan. ¿Qué se puede hacer para garantizar que ningún error en el esquema interrumpa su flujo de trabajo en el futuro?

Uso de reglas eléctricas para identificar y corregir problemas al principio de sus diseños

La función de verificación de reglas eléctricas (ERC) en el software profesional de diseño de PCB puede ayudarlo a encontrar y eliminar errores en el esquema al verificar algunas reglas básicas y la "gramática" subyacente al diseño. Al configurar las reglas para realizar comprobaciones específicas de su diseño, ERC identifica los problemas para que pueda corregirlos al principio del diseño. Además, configurar y ejecutar las verificaciones de ERC lleva muy poco tiempo... en realidad, una fracción del tiempo que podría pasar comprobando manualmente el diseño. Esto le permite pasar su tiempo diseñando, no volviendo a verificar el trabajo.

Una forma de usar ERC es dividir las preferencias para esta verificación en dos regiones generales que cubren la "gramática" general del diseño esquemático y una matriz de conexión que define qué elementos se pueden conectar de esa manera, como se muestra a continuación.

 _{Cuadro de diálogo con los errores asociados a las reglas eléctricas}

_{se divide en "Gramática" Comprobación y comprobación para garantizar que todas las conexiones sean legales.}

El área de "gramática" cubre diferentes configuraciones con respecto al uso de buses, componentes, documentos, arneses, redes, parámetros, etc.

Altium puede admitir esta forma de trabajar con una amplia gama de rutinas de verificación configurables que se pueden usar para verificar el esquema después de que se haya creado o mediante el uso del ERC en línea y las comprobaciones por lotes al crear sus datos de producción.

Descubra cómo reducir significativamente el tiempo que pasa buscando manualmente errores en su esquema con las capacidades de ERC en Altium. Para obtener más información, descargue hoy mismo nuestro documento técnico gratuito Comprobación electrónica de reglas para esquemas.