Comment concevoir le parfait empilage PCB avec Altium Designer - 1e Partie

Francesco Poderico
|  Créé: May 6, 2019  |  Mise à jour: November 19, 2020

Au cours des 20 dernières années, l'électronique est devenue de plus en plus complexe. La densité des cartes a atteint ses limites. Les réglementations sur la compatibilité et les interférences électromagnétiques évoluent vers des exigences de plus en plus strictes. Les avantages de la rapidité sont de plus en plus minces. Par conséquent, l'ingénieur PCB a besoin d'une bonne compréhension des exigences CEM, PDN, EMI et SI afin de créer un routage un PCB moderne en toute confiance. Dans cet article, nous parlons de certaines considérations spécifiques indispensables pour créer un empilage PCB. 

Qu’allons-nous apprendre ?

Dans cet article, nous allons apprendre comment planifier un empilage PCB et comment l'implémenter dans Altium. Nous inclurons un certain niveau d’optimisation de la conception pour minimiser le problème du SI lorsque nous travaillons sur une conception HSD (High Speed Digital).

Nous apprendrons à :

  • Comprendre la fiche technique des matériaux stratifiés PCB.

  • Estimer le nombre de couches de signaux.

  • Concevoir un empilage PCB dans Altium (suggestions pratiques).

  • Éviter des erreurs et des pièges classiques avec Altium.

Comprendre la fiche technique des matériaux stratifiés pour circuits imprimés 

Pour l’ingénieur PCB, la première étape consiste à sélectionner les matériaux stratifiés PCB (résine, feuille de cuivre, fibre de verre) pour son projet. Le choix du stratifié PCB dépend du type d'application. 

Par exemple :

  • HSD (High Speed Digital Circuit) - les applications typiques incluent les serveurs, les routeurs, les canaux de données à haut débit (par exemple PCIe, 10Gbe, etc.). Nécessite un stratifié comme FR408HR, I-speed, etc.

  • Haute fiabilité thermique - les applications typiques incluent l'automobile, l'aérospatiale, l'armée. Nécessite un stratifié comme P95/P25 (avec Tg/Td élevé).

  • RF & micro-ondes. Nécessite un stratifié comme IS680 TerraGreen (RF/MW) , etc.

  • Sans halogène - les applications typiques incluent le transport, les appareils mobiles et sans fil. Nécessite un stratifié comme TerraGreen.

  • HDI (High Density Interconnect) - les applications typiques incluent la réduction du nombre de couches, les applications militaires et aérospatiales. Nécessite un stratifié comme I-Speed, FR408HR, etc.

  • Polyimide, les applications typiques incluent les secteurs militaires, l’aérospatiale, nécessitant un stratifié comme P25N, P95/P25, etc.

Une bonne compréhension de la fiche technique du PCB est nécessaire pour choisir le bon matériau.

Principaux paramètres

 CDT

Le coefficient de dilatation thermique (CDT) qui est exprimé en PPM. Habituellement, le CDT est plus élevé sur l'axe z que sur les axes x et y. Ce paramètre est critique sur l'axe z. Lorsque cette valeur est excessive pendant le montage, il y a un risque de micro-fissures sur les vias à cause des différents niveaux de dilatation entre le stratifié et le cuivre.

Par contre, le CDT-x,y est le paramètre à surveiller si votre système électronique doit subir un grand nombre de cycles thermiques.  Par exemple, dans l'industrie aérospatiale, le CDT-x,y est déterminant puisque les satellites LEO ont des périodes d'orbite de 90 à 120 minutes, exposant les systèmes électroniques à un grand nombre de cycles thermiques, ce qui peut causer des fissures sur les côtés des composants.

Tg, Température de transition vitreuse

La Tg est la température à laquelle la résine préimprégnée passe d'un état rigide à un état raisonnablement élastique (c'est-à-dire qu'elle fond).

Td, Température de décomposition

Comme son nom l'indique, c'est la température à laquelle le matériau préimprégné se décompose et commence à perdre ses propriétés..

Dk, Constante diélectrique

Ce paramètre est la constante diélectrique moyenne des matériaux préimprégnés et du noyau. J'utilise le mot « moyenne » parce que dans le cas de la structure des fibres de verre préimprégnées, cela ressemblera à ceci :

 Figure. 1 : Exemple de structure des fibres de verre préimprégnées permettant de réduire les erreurs sur vos circuits imprimés.

Figure. 1 : Exemple de structure des fibres de verre préimprégnées permettant de réduire les erreurs sur vos circuits imprimés.

Figure 1. Matériau préimprégné : La résine comblera les vides de la structure des fibres de verre, créant une zone diélectrique Dk1 et une zone Dk2. À des fréquences très élevées, cela peut causer certains problèmes (non abordés dans cet article). Le point essentiel à retenir est le suivant : lorsque vous créez des circuits HSD, vous devez choisir un matériau préimprégné aussi homogène que possible tel que I-Speed, FR408HR, Tachyon 100G.

Tan(δ) ou Df, tangente de l'angle de perte ou facteur de dissipation diélectrique

Une forme d'onde électromagnétique traversant un matériau diélectrique est partiellement absorbée par le matériau. Cette absorption est mesurée par un paramètre habituellement appelé Dk dans la fiche technique. Elle se traduit par une atténuation par pouce calculée par l'équation 1 suivante :

Att=2.3 f tan⁡(δ) √(ϵ_r ) (dB/in]) [eq. 1]

Où f = fréquence en GHz et ϵ_r est la constante diélectrique du matériau.

Exemple : Isola FR408HR : ϵ_r = 3.7 et tan(δ ) = 0,011. Par conséquent, à 10 GHz le calcul de l’atténuation est le suivant : Att(10GHz) = -0,94 (dB/in). Ainsi, avec du FR408HR, nous avons déjà perdu -3 dB après seulement 3 pouces. 

Estimer le nombre de couches de signaux

Afin de concevoir l'empilage du PCB, nous devons estimer le nombre de couches nécessaires.

Deux méthodes sont possibles.

  • La première méthode [1] suppose que les composants ayant le plus grand nombre de broches, par exemple un boîtier matriciel à billes (BGA), définissent le pire scénario possible. Cette méthode permet d'estimer le nombre de couches de signaux à partir du nombre de rangées (ou colonnes) de broches d'E/S, en divisant ce nombre par 2, puis en arrondissant le résultat au nombre pair le plus proche. Par exemple, si un BGA a une profondeur de 11 lignes d'E/S (colonnes), le nombre minimum de couches d'E/S est de 6.

  • La deuxième méthode est basée sur la règle de Rent[2]. Rent était un ingénieur d'IBM et sa méthode d’estimation du pas moyen des pistes est devenue une règle générale. Selon cette règle, si vous avez M couches de routage et N interconnexions [2], le pas moyen (en pouces) est égal à :

P_avg=(XY)^(1/2)/N  2,7 M     [eq. 2]

Où X et Y sont les dimensions X et Y de la carte en pouces. Par conséquent, vous pouvez estimer le nombre de couches de routage en estimant M, puis décider si le pas résultant est compatible avec la technologie de votre PCB.

Considérations relatives au plan de référence

Après avoir estimé le nombre de couches de routage, nous devons déterminer le nombre de plans. 

  • Le plan 0V constitue un chemin de retour pour les signaux à grande vitesse (toujours router une piste critique entre 2 plans). Par conséquent, vous devez vous assurer que le plan 0V s'étend aussi loin que possible.

  • Tous les plans résonnent ! Chaque plan fonctionne comme une antenne et résonne à [3].

F_GHz=150 √((l/L)^2+(m/W)^2 )     [ eq. 3]

Où l et m sont les modes, et W et L sont la largeur et la longueur en mm. Par exemple, si un plan mesure 100 mm x 50 mm, le premier mode devrait résonner à 1,34 GHz environ. Pourquoi avons-nous besoin de ces informations ? Parce que pendant le test de compatibilité électromagnétique (émission rayonnée), si nous trouvons un crête proche de 1,34 GHz, qui n'est pas un multiple (ou une intermodulation) d'une valeur d’horloge, alors vous savez que votre plan a probablement de la résonance. (Il existe des techniques qui permettent d’augmenter la fréquence de résonance, mais elles dépassent le sujet de cet article).     

  • Résonance de cavité entre les plans. Pour éviter la résonance de cavité entre 2 plans au même potentiel (par exemple 0V), collez les vias des plans à une distance égale ou inférieure à λ/(10 √(ε_r )) [3]. 

  • Réduire la valeur Q des plans VDD-GND Chaque plan VDD-GND obéit à une règle importante. Il distribue la capacité pendant qu'il résonne. S'il a une capacité élevée, le plan échouera très probablement au test de l'émission rayonnée. Pour éviter ce problème, vous pouvez rapprocher le plus possible les 2 plans (en augmentant la valeur C et en réduisant la valeur Q).

Planifier l’empilage du PCB avec Altium

Nous pouvons maintenant aborder l'empilage PCB. D'après ce que nous avons écrit plus haut, nous avons déjà les informations suivantes :

  1. Le nombre de couches de signaux

  2. Le nombre minimal de plans

  3. Le signal critique (horloge, ddr, USB)

  4. Matériau stratifié PCB

A partir des points 1 et 2, nous avons une bonne idée du nombre de couches dont votre application a besoin.  Disons que nous avons environ 6 couches pour les signaux et 6 couches pour le plan. Commençons par lancer Altium pour gagner du temps ! Ouvrez votre projet PCB et créez un document PCB. Sélectionnez ensuite le Layer Stack Manager. Ensuite sélectionnez :  Alt text: Tool->Presets et sélectionnez 12 Layers pour l’empilage de PCB.

Altium créera l'empilage PCB par défaut qui devrait ressembler à ceci :

Nous devons alors modifier l'empilage ci-dessus avec le matériau stratifié PCB que nous avons sélectionné pour notre application.

Si les matériaux par défaut ne conviennent pas, nous pouvons les changer et sélectionner le bon matériau, l'épaisseur, Dk, et Df.

L'empilage par défaut fourni avec Altium inclut déjà une bonne structure symétrique. Il est déjà un bon exemple d’un empilage de haute qualité.

Lorsque les matériaux répondent aux besoins, nous devons décider quelles couches utiliser pour le signal, les signaux critiques et le plan d’alimentation.

Commençons par planifier les signaux critiques (par exemple les pistes d'horloge, les pistes ddr, etc.).  Par exemple, si nous avons une carte avec des pistes et des impédances caractéristiques de 50 et 90 ohms, nous pouvons utiliser Altium pour choisir quelle couche pour quelles pistes.

Cliquez sur l'onglet Impédance (en bas).

Cliquez ensuite sur Ajouter un profil d'impédance : 

Vous devriez voir le profil d'impédance par défaut pour une courbe de 50 ohms :

Par exemple, selon le profil d'impédance ci-dessus, la largeur d'une piste de 50 ohms est d'environ 0,14 mm sur les couches supérieure et inférieure, alors qu’elle est seulement de 0,038 mm dans les couches intermédiaires. Si nous sommes satisfaits, nous pouvons continuer, sinon nous devons changer soit l'épaisseur du préimprégné, soit le matériau stratifié.

Nous pouvons maintenant router la piste de 90 ohms (généralement pour USB) en cliquant simplement sur l'icône +, en créant un nouveau profil, puis en modifiant l'impédance cible à 90 dans Propriété. 

Si une couche ne peut pas avoir une impédance de 90 ohms, Altium vous en informera en ajoutant un avertissement dans le profil d'impédance.

Vous pouvez ensuite changer le matériau et répéter les étapes ci-dessus jusqu'à ce que vous ayez une solution satisfaisante et adaptée à vos besoins.

Dans le prochain article, nous verrons comment utiliser Altium pour éviter certains des pièges de conception lors du routage de signaux critiques sur un PCB multicouche. 

Vous pouvez maintenant télécharger une version d'évaluation gratuite d'Altium Designer et en savoir plus sur les fonctions Empilage et Impédance. Discutez de vos besoins avec un expert Altium pour en savoir plus.

A propos de l'auteur

A propos de l'auteur

Fort de plus de 25 ans d'expérience professionnelle dans le domaine de l'électronique, Francesco Poderico est considéré comme un expert du secteur. Il fournit tout un panel de services tels que la conception électronique, le développement de micrologiciels et l'ingénierie de routage de PCB. De plus, en tant qu'expert en IEM/CEM, il aide les entreprises qui ont des problèmes de conformité électromagnétique. Son approche lui a en effet permis d'apporter une solution fonctionnelle à de nombreuses entreprises confrontées à ces problèmes. Pour contacter Francesco directement, écrivez-lui à l'adresse suivante : francesco@neutronix.co.uk

Ressources associées

Documentation technique liée

Retournez à la Page d'Accueil
Thank you, you are now subscribed to updates.