Gioco di Potenza—Progettare con Successo Sistemi di Alimentazione Energetica

Nell'industria, l'elemento di progettazione che continua a causare più problemi è il sistema di alimentazione (PDS). E, come società di consulenza, negli ultimi anni la maggior parte dei problemi per cui siamo stati chiamati a risolvere ha sempre riguardato problemi del PDS. Come notato nel mio precedente blog sulle tracce di guardia e la loro inefficacia, ogni volta che siamo stati chiamati a risolvere un problema di EMI, abbiamo sempre finito per sistemare il PDS.

Questo articolo discuterà l'evoluzione delle sfide nella progettazione del PDS, come sono sorte e i metodi utilizzati per mitigarle. La seconda parte di questo articolo, affronta la progettazione del PDS per implementazioni a ultra bassa potenza.

Un po' di storia e molti problemi

Prima di tutto, un po' di basi: tutti i PDS hanno sia induttanza (espressa come Lp) che resistenza (espressa come Rp) in serie con il punto in cui scorre l'alimentazione. A basse correnti, la resistenza non dà problemi. A basse frequenze, non lo fa l'induttanza. Non appena si inizia ad aumentare la frequenza, l'induttanza diventa una fonte maggiore di degradazione.

Quindi, facciamo un passo indietro per vedere quando questioni come l'induttanza e la resistenza sono diventate motivo di preoccupazione. Più importantemente, possiamo vedere dove la "magia nera" della progettazione dei PDS è entrata in gioco.

Quando abbiamo iniziato a utilizzare schede a due lati, i tempi di salita dei segnali su di esse erano a volte di decine di nanosecondi. Il contenuto in frequenza era davvero basso e, di conseguenza, le tracce sulle schede non causavano problemi. Tutta l'alimentazione era instradata con tracce e non piani. Si poteva mettere un condensatore attraverso il percorso di ciascun IC, tra +5 e terra su ogni IC, ed era sufficiente. Poi, è arrivata la tecnologia ECL (emitter coupled logic).

La tecnologia ECL non avrebbe mai potuto funzionare senza piani sulle schede perché i tempi di salita erano inferiori a un nanosecondo. Qui è dove l'uso delle tracce per la distribuzione dell'alimentazione è diventato inaccettabile. A causa dei tempi di salita rapidi, semplicemente non si poteva collegare l'alimentazione con le tracce. C'era troppa induttanza. Quindi, fin dall'inizio della tecnologia ECL c'era sempre una coppia di piani di alimentazione. Gli ingegneri che utilizzavano la tecnologia ECL nei loro progetti lo capivano e usavano piani di alimentazione.

Ora, passiamo alla logica TTL (transistor-to-transistor logic). Con il TTL di base, si poteva instradare l'alimentazione con le tracce. Poi è arrivato l'ASTTL (Advanced Schottky TTL), veloce quanto l'ECL, ma gli ingegneri che progettavano prodotti con esso hanno cercato di utilizzare gli stessi metodi usati con il TTL lento e i circuiti non erano stabili. Il risultato era una temibile EMI (interferenza elettromagnetica). Le persone hanno provato ad usare condensatori da .1 e .01 microfarad e non ha funzionato. Ed è allora che sono iniziate ad apparire tutte le regole della "magia nera".

Praticamente non c'erano ingegneri EMI nel dominio pubblico, e poiché gli ingegneri che usavano il TTL non comprendevano concetti come le linee di trasmissione, la consegna di potenza e l'instradamento di segnali veloci, si sono trovati in seri guai. Un prodotto poteva fallire in un test EMI sul campo e l'ingegnere progettista chiedeva alla persona che eseguiva il test cosa si dovesse fare al riguardo e l'ingegnere di test (che non capiva la progettazione del PDS) citava qualcosa che qualcun altro aveva fatto per migliorare il problema e questo veniva annotato su un elenco e passato in giro. Questi elenchi sono stati la genesi delle regole della "magia nera".

Il Ruolo dei Condensatori nella Progettazione del PDS e Oltre

Uno dei risultati delle regole della "magia nera" era che, quando arrivava il momento di progettare un PDS, le persone avevano la tendenza a mettere molti condensatori sulle loro schede nel tentativo di risolvere i problemi del PDS senza realmente capire come questi condensatori funzionassero o meno. Da qui nasce il concetto di condensatori di decoupling. In realtà, questi condensatori non decouplano realmente nulla. Forniscono invece una fonte locale di carica per supportare un evento di commutazione.

Sono meglio definiti come "secchi di coulomb" poiché immagazzinano coulomb di carica utilizzati per supportare eventi di commutazione. (Un coulomb è l'unità di carica elettrica del Sistema Internazionale di Unità. È la carica trasportata da una corrente costante di un ampere in un secondo). Se i condensatori utilizzati non sono della dimensione giusta o non funzionano alle frequenze coinvolte, il risultato è un'onda di ripple su Vdd. (Vdd è il terminale dell'alimentatore che si collega all'estremità di drenaggio di un transistor MOS o CMOS o di un circuito integrato. È comunemente il binario più positivo dell'alimentatore). Un trattamento approfondito di questo argomento appare nell'articolo di Lee Ritchey su Altium Resource, "Vincere nella progettazione del sistema di alimentazione", pubblicato il 17 gennaio 2019).

Nel 1995, la facoltà EMC dell'Università del Missouri, Rolla, (ora Università della Scienza e della Tecnologia del Missouri) ha dimostrato come l'uso classico dei condensatori per bypassare il PDS non fosse efficace nel risolvere i problemi di EMI (vedi Riferimento 2). (Un'alta impedenza significa alta ondulazione e potenziale EMI.) La Figura 1 mostra tre curve di impedenza vs frequenza risultanti da quello studio.

Figura 1. Impedenza PDS vs Frequenza dal Documento UMR

Figura 1. Impedenza PDS vs Frequenza dal Documento UMR

Grafico per gentile concessione di IEEE e Todd Hubing

In sostanza, i condensatori da .1 e .01 microfarad hanno migliorato le prestazioni del sistema di alimentazione (riducendone l'impedenza) fino a circa 70MHZ. Da 70MHZ in poi, peggiorano l'impedenza e poi alla fine non fanno più nulla. In particolare, è l'induttanza parassita in serie con i condensatori che li rende inutili dopo una certa frequenza. Quello che questo studio ha dimostrato è che l'unico modo per controllare l'impedenza ad alte frequenze (sopra i 100MHZ) è utilizzare la capacitanza del piano. La quantità di capacitanza necessaria può essere determinata stabilendo il numero di linee di trasmissione che devono essere alimentate contemporaneamente. Nelle linee di trasmissione commutate, la carica viene trasferita dall'alimentatore alla linea di trasmissione. Da ciò, si può determinare quanto grande deve essere il dispositivo di accumulo della carica (o secchio di coulomb).

Quindi, per avere un funzionamento stabile e nessuna interferenza elettromagnetica (EMI), è necessario disporre di un sistema di distribuzione dell'alimentazione (PDS) davvero robusto. In questo contesto, robusto significa fornire corrente a frequenze molto alte (sopra i 100MHZ) e ciò può essere ottenuto solo con la capacitanza del piano. Un modo ovvio per creare capacitanza del piano in un PCB è aggiungere due strati di piano a tale scopo. Questi strati di piano possono essere un materiale speciale come il ZBC di Sanmina o altri materiali sviluppati per questo scopo. In alternativa, quando un PCB ha diversi piani, possono essere disposti in modo tale che coppie di piani si trovino uno di fronte all'altro attraverso un pezzo di laminato o prepreg. Entrambi i metodi raggiungono i risultati desiderati. Il vantaggio di posizionare gli strati di piano uno accanto all'altro rispetto all'uso di un materiale speciale come il ZBC è che non viene aggiunto alcun premio al costo del PCB come risultato dell'uso del materiale speciale.

Ma cosa si fa quando si hanno schede piccole, come le schede a quattro strati di un Xbox, dove non c'è abbastanza spazio sulla scheda per avere la capacitanza del piano? L'unica soluzione è trasferire la capacitanza di alta qualità sul package del IC e sul die stesso. Per decenni, aziende come AMD e Intel hanno incorporato la capacitanza nei loro componenti perché la maggior parte dei loro pezzi veniva montata su schede a quattro strati. Ma, fino a sette o otto anni fa, i fornitori di FPGA non integravano la capacitanza nei loro componenti. Questo ha portato alla realizzazione di numerose schede che hanno fallito. In alcuni casi, le aziende hanno dovuto rifare completamente i loro prodotti, risultando in finestre di lancio prodotto perse e alti costi NRE. In altri casi, quelle aziende che non potevano permettersi nuove versioni o che hanno perso completamente le finestre di mercato sono semplicemente fallite. Fortunatamente, ora, tutti i principali fornitori di FPGA "hanno capito" e hanno integrato la capacitanza nei loro componenti.

La prossima grande sfida è stata rappresentata da tutti quei circuiti integrati che hanno un miliardo di transistor e richiedono 100 ampere a 0,9 volt. Pertanto, la sfida è stata quella di fornire correnti molto elevate a tensioni molto basse dove non c'è molta tolleranza per la caduta di tensione. Questo significa che la necessità di affrontare la resistenza è tornata in gioco. Ciò è stato realizzato riducendo il numero di strati di segnale in un impilamento e sostituendoli con ulteriori piani di massa. Ad esempio, in una scheda a 22 strati costruita per un prodotto di monitoraggio di reti ad alta velocità, i quattro strati centrali sono diventati piani di Vdd e di massa da un'oncia posti in parallelo.

Ma, ora, anche cambiare l'impilamento non è sufficiente. Oltre a guardare la tensione terminale all'uscita dell'alimentatore, c'è la necessità di compensare la caduta di tensione che si verifica dopo di essa. Per queste correnti molto elevate, ci sono due linee di sensore che fanno parte di un circuito di feedback. Una linea va al terminale di terra e l'altra va al terminale Vdd. Queste linee di sensore non sono collegate all'uscita dell'alimentatore. Invece, sono portate attraverso un paio di pin dedicati su

il Vdd e la massa all'interno del pacchetto IC in modo che la tensione venga rilevata sul silicio piuttosto che sulla scheda. Chi progetta l'IC deve fornire un singolo pin che è isolato dai piani di Vdd e massa nel pacchetto. Un fornitore li definisce "buchi di spionaggio" perché consentono di entrare e misurare cosa succede al die.

Oggi, non è raro avere due o tre miliardi di transistor su un chip. L'obiettivo ora non è più quello di stipare più transistor su un chip, ma di renderli più veloci. Questa è la tecnologia FinFET dove un MOSFET è costruito su un substrato dove il gate è posizionato su due, tre o quattro lati del canale o è avvolto attorno al canale formando una struttura a doppio gate. In questa architettura, si hanno gate molto stretti di 14nm e il canale si erge su due lati. Questo è il modo in cui i produttori di chip raggiungono queste dimensioni molto piccole. Questo è anche il motivo per cui la tensione deve diminuire perché gli spessori dell'ossido sono tali che non possono tollerare tensioni molto elevate e c'è un breakdown tra la sorgente e il drain. Questa è la tecnologia che sta guidando i 56Gbps—molti transistor in dimensioni molto piccole con strati di ossido molto sottili. Si tratta tutto di prestazioni e di rendere le cose più veloci nel commutare.

Riassunto

Nel corso della storia dei progetti PDS, siamo passati dal non doverci preoccupare né della resistenza né dell'induttanza, al doverci preoccupare prima della resistenza e poi dell'induttanza, fino ad arrivare a doverci preoccupare nuovamente della resistenza. L'approccio pin-on-chip affronta la resistenza e i produttori di chip lo stanno fornendo negli ultimi sette o otto anni. Sanno che devono gestire i problemi del PDS all'interno del pacchetto. Tuttavia, come per la maggior parte degli aspetti della nostra tecnologia, è una buona idea chiedere ai fornitori di IC di fornire una scheda dimostrativa che mostri come funziona l'IC nel modo in cui ne hai bisogno prima di impegnare il silicio sulla tua scheda.

Riferimento

1. Ritchey, Lee W. e Zasio, John J., “Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volumes 1 and 2.” 2. Hubing, Todd, etal, “PWB Power Structures: Theory and Design,” Università del Missouri, Rolla, Novembre 1999.

Vuoi scoprire come Altium può aiutarti con il tuo prossimo progetto di PCB? Parla con un esperto di Altium.