Cosa c'è di Diverso nell'HDI?

Happy Holden
|  Creato: October 24, 2021
Cosa c'è di Diverso nell'HDI?

 

Cosa si Intende per Densità d'Interconnessione

Quando si pianifica un progetto HDI, occorre tenere conto dei parametri di prestazione e delle metriche specifiche per il processo HDI. Come mostra il triangolo nella Figura 1, le tre catene vitali del processo HDI (schede, componenti, assemblaggio) sono gli elementi che determinano la densità d'interconnessione.

FIGURA 1. Metriche dei progetti HDI 

Complessità dell'Assemblaggio

Due indicazioni della difficoltà nell'assemblaggio dei componenti a montaggio superficiale sono: la densità di componenti (Cd), misurata in parti per pollice/centimetro quadrato, e la densità di assemblaggio (Ad), misurata in piedini per pollice/centimetro quadrato.

Packaging dei Componenti

Indica il grado di sofisticazione o complessità dei componenti (Cc) e corrisponde alla media di piedini (I/O) per componente. Una seconda metrica è il passo fra i piedini del componente.

Densità della PWB

Indica la densità (o complessità) di un circuito stampato, Wd, calcolata in base alla lunghezza media delle tracce per pollice quadrato di scheda, inclusi tutti i layer di segnale. L'unità di misura sono centimetri per centimetri quadri, o pollici per pollici quadri. Una seconda metrica è il numero di tracce per pollice lineare o centimetro lineare. La densità della Printed Wiring Board (PWB) è calcolata presumendo una media di tre nodi elettrici per connessione, e che il piedino del componente sia un nodo di una connessione. Il risultato è un'equazione per cui la densità PWB è moltiplicata per la radice quadrata dei componenti per pollice quadrato, e per la media dei piedini per ciascun componente. β equivale a 2,5 per l'area analogica/discreta alta, 3.0 per l'area analogica/digitale e 3,5 per l'area digitale/ASIC:

Densità PWB (Wd) = β √ [Cd] x [Cc]

                = β √ [parti per sq. in.] x [media piedini per parte]

 

Dove:        p = Numero di componenti (parti)

        l = Numero di piedini per tutti i componenti

        a = Area della superficie superiore della scheda (pollici quadrati)

Mappa della Tecnologia di Packaging

La figura 2 è quella che chiamo una mappa della tecnologia di packaging (Packaging Technology Map). Questa mappa è stata mostrata per la prima volta da Toshiba nel gennaio del 1991. [1].

Una caratteristica preziosa della mappa è l'area in alto a destra. Questa è la cosiddetta “Regione delle Interconnessioni Avanzate,” ovvero dove è necessario ricorrere a una struttura HDI. Le linee tratteggiate indicano la barriera, o il muro, dell'HDI. Quando lo si attraversa, diventa economicamente vantaggioso utilizzare il design ad alta densità; se lo si supera di molto, l'HDI diventa una vera e propria necessità.

Packaging Technology Map

FIGURA 2. La barriera di cablaggio a foro passante (TH) come funzione di un assemblaggio tipico

La mappa del packaging viene creata misurando le dimensioni dell'assieme, il numero di componenti e quello dei loro piedini. I componenti includono entrambi i lati di un assieme, così come i terminali e i contatti esterni. È possibile individuare gli assi X e Y dividendo i piedini per il numero di parti, e le parti per l'area dell'assieme. Inserendo i componenti per pollice quadrato (o componenti per centimetro quadrato) rispetto ai piedini medi per componente su un grafico doppio-logaritmico, è possibile calcolare sia la densità del cablaggio PWB in pollici per pollice quadrato (o centimetri per centimetri quadrati), così come la complessità dell'assieme (in piedini per pollice quadrato o centimetro quadrato). La densità dell'assieme corrisponde al prodotto fra l'asse X e l'asse Y.

Barriera per Cablaggio a Foro Passante

Questo grafico viene chiamato "mappa" perché quando lo si usa per analizzare gli assemblaggi a montaggio superficiale (Fig. 2), su di esso si delineano tre aree principali. La prima include i prodotti con un alto contenuto di dispositivi analogici e componenti discreti come videocamere, cercapersone e telefoni cellulari (C-C). Questi hanno la più alta complessità di assemblaggio, contando fino a 300-400 piedini per pollice quadrato (47 piedini per centimetro quadrato). Il secondo gruppo è costituito da prodotti con molti componenti digitali e alcuni discreti come PC, desktop, strumenti, apparecchiature mediche e router per telecomunicazioni (A-A). L'ultimo gruppo fa un uso altamente integrato dei componenti IC. PCMCIA, memorie flash, SiP e altri moduli sono prodotti tipici di questo gruppo (B-B). Questo gruppo ha la più alta densità di cablaggio PWB, con oltre 160 pollici per pollice quadrato (25 centimetri per centimetro quadrato). La figura mostra in modo approssimativo le tre aree.

Osservando la figura, si può notare come le linee della complessità dell'assieme attraversino le linee della densità del cablaggio. Ad alti livelli discreti, è richiesto meno cablaggio in proporzione alla densità di assemblaggio, mentre ad alti livelli ASIC (e bassi discreti) è necessario molto più cablaggio per collegare i componenti. Una metrica d'assemblaggio come i piedini per pollice quadrato è un buon indicatore, ma non abbastanza da sostituire la densità del cablaggio PWB.

Processo Standard di Progettazione PCB

Il processo di progettazione PCB per la tecnologia HDI è illustrato nella Figura 3. Quando si progettano tecnologie HDI, il primo passo (Plan Design, o Pianificazione) è il più importante. L'efficienza del routing per i progetti ad alta densità dipende dallo stackup, dall'architettura dei fori di via, dal posizionamento delle parti, dal fanout BGA e dalle regole di progettazione, come mostrato nella Figura 4. È comunque necessario prendere in considerazione l'intera catena di distribuzione del valore HDI (HDI Value Delivery Chain), compresi i rendimenti di fabbricazione, le considerazioni sull'assemblaggio e il test in-circuit. Lavorare all'unisono con produttori e assemblatori PWB è essenziale per un progetto di successo.

Panoramica generale del processo di progettazione e layout del PCB

Figura 3. Panoramica generale del processo di progettazione e layout del PCB

Standard, Linee Guida, Specifiche e Risorse HDI

Quando ci si avvicina alla progettazione HDI, il punto di partenza dovrebbero essere le linee guida e gli standard IPC. Quattro di essi si applicano specificamente alla progettazione HDI, come illustrato nella Figura 5.

processo di pianificazione HDI

Figura 4. Un processo di pianificazione HDI raccomandato, in aggiunta al processo di progettazione PCB standard
  • IPC/JPCA-2315: questa è una panoramica della progettazione ad alta densità e fornisce modelli per la stima della densità del progetto.
  • IPC-2226: questa specifica educa gli utenti alla formazione di microvia, alla selezione della densità del cablaggio, all'impostazione delle regole di progettazione, alle strutture di interconnessione e alla caratterizzazione dei materiali. Costituisce uno standard importante nella progettazione di circuiti stampati che utilizzano tecnologie con microvia. [2]
  • IPC-4104: questo standard identifica i materiali utilizzati per le strutture di interconnessione ad alta densità. Le specifiche dei materiali HDI IPC-4104 contengono slash-sheet (appendici) che definiscono molti dei materiali utilizzati per l'HDI. Le slash-sheet delle caratteristiche dei materiali sono suddivise in tre principali tipologie di materiali: isolanti dielettrici (IN); conduttori (CD); conduttori e isolatori (CI).
  • IPC6016: Questo documento riguarda le prestazioni e la qualifica per le strutture ad alta densità.​​

Standard e linee guida IPC

FIGURA 5 Standard e linee guida IPC

Cosa c'è di Diverso nella Progettazione HDI

Tre Nuovi Principi

Sono tre i nuovi principi per la progettazione HDI-microvia che non esistono nella progettazione a foro passante:

I microvia non sono "d'accompagnamento" ai fori passanti, ma li sostituiscono.
  • È quindi fondamentale pensare a stack-up innovativi che consentano l'eliminazione dei fori passanti.
  • È necessario posizionare i microvia in modo tale da creare canali e percorsi per l'ottimizzazione del routing. (vedi tabella 1)

I Microvia Sostituiscono i Fori Passanti.

L'idea fondamentale è quella di sostituire o permettere la rimozione dei fori passanti con i microvia, consentendo un miglioramento della densità del routing nei layer interni fino a due o addirittura tre volte, utilizzando lo spazio precedentemente occupato dai fori passanti. Questo permette di ridurre il numero dei layer di segnale e dei layer di riferimento per i layer di segnale.

  Questo principio è più complesso di come potrebbe sembrare. Questo perché sono tre le dimensioni che influenzano il posizionamento dei microvia (vedi Figura 6):

principi per la progettazione HDI

TABELLA 1. Nuovi principi per la progettazione HDI non utilizzati per i multistrati a foro passante
  • I via ciechi possono essere "spostati o inclinati" nell'angolo XY o theta () per creare più spazio per il routing
  • I via ciechi possono essere posizionati su un layer interno (3D) per creare ulteriori spazi di breakout.
  • La distanza da centro a centro può essere modificata sui layer interni per fornire spazio aggiuntivo alle tracce.
  • Se tutto questo accade sul lato principale o nelle sue vicinanze, si otterrà spazio sul lato secondario al di sotto del BGA per tracce o, ancora meglio, per componenti discreti come i condensatori di disaccoppiamento.

Vantaggi del routing con via ciechi

Figura 6. Vantaggi del routing con via ciechi

Stack-up Alternativi

Viene naturale chiedersi quale sia esattamente la funzione dei fori di via. La risposta è che i fori di via più comuni su un PWB sono quelli verso il GND, seguiti dai via verso il PWR. Spostare il layer di massa, che di solito corrisponde a Layer-2, in superficie offre quindi l'opportunità di eliminare tutti i fori di via verso il GND. Allo stesso modo, lo spostamento del piano di potenza più utilizzato al layer 2 permette la sostituzione dei fori passanti con via ciechi. Questi forniscono quattro vantaggi rispetto allo stack-up convenzionale a "microstrip", come illustrato nella Figura 7:

  • Non ci sono piste sottili da placcare o incidere sulla superficie.
  • La superficie può consistere in una colata GND uniforme, riducendo EMI e RFI (gabbia di Faraday)
  • Più il Layer-2 (PWR) è vicino al Layer-1 (GND), maggiore sarà la capacità planare, riducendo al contempo l'induttanza planare PDN.
  • L'energia immagazzinata nella capacità planare può essere consegnata ai componenti con l'induttanza minore disponibile, eliminando gran parte dei condensatori di disaccoppiamento.

La Figura 7 mostra alcuni degli stack-up HDI più comuni per ridurre il numero di fori passanti. I tre stack-up HDI più utilizzati sono mostrati insieme alle strutture di tipo IPC (I, II e III).

I dielettrici utilizzabili tra Layer-1 e Layer-2 consistono in pre-preg convenzionali, pre-preg perforabili al laser, RCC, RCC rinforzati o bent-core. Questi materiali sono descritti nel Capitolo 2 - Materiali HDI. Se il materiale dielettrico è sottile, è bene utilizzare anche un "skip-via" dal Layer-1 al Layer-3, risparmiando così il costo di una struttura IPC di tipo III. Anche se non viene utilizzato un dielettrico sottile, qualsiasi spessore dielettrico inferiore ai 0,005 pollici (<0,125 mm) accoppierà GND a PWR e fornirà un'impedenza d'alimentazione (PS) inferiore, oltre a ridurre le risonanze PS e il rumore.


Tre stack-up di strati superficiali alternativi

  Figura 7. Tre stack-up di strati superficiali alternativi rispetto alle strutture IPC di tipo I, II e III

Posizionamento di Via Ciechi per Aprire Canali più Ampi

Una tecnica di progettazione HDI utile consiste nell'utilizzare i via ciechi per guadagnare spazio di routing sul layer interno. Utilizzando via ciechi tra i fori passanti, si arriva a duplicare lo spazio di routing disponibile sui layer interni, 

Via-in-Pad (ViP) e modifiche del ViP per creare canali di routing

Figura 8. Via-in-Pad (ViP) e modifiche del ViP per creare canali di routing

ottenendo più tracce per collegare i pin sulle file interne di un BGA. Come si può osservare nella Figura 6, per questo BGA da 1,0 mm, solo due tracce possono raggiungere le superficie tra i fori di via. Ma sotto i via ciechi possono passare sei tracce, aumentando il routing del 30%. Con questa tecnica, è possibile collegare un BGA complesso e ad alto I/O utilizzando un quarto dei layer di segnale. I via ciechi sono disposti per formare percorsi a croce, a forma di L o in diagonale. La formazione da utilizzare è determinata dall'assegnazione dei pin di alimentazione e di massa. Questa è la ragione per cui potrebbe essere consigliabile riprogrammare il posizionamento dei pin d'alimentazione e di massa per un FGPA.

riprogrammazione e allineamento dei pin in un FPGA

Figura 9. I via ciechi possono essere utilizzati per formare percorsi nei layer interni, consentendo il 30% in più di routing per il BGA.

Il microvia utilizzato per il fanout BGA è mostrato nella Figura 9. Il microvia può essere posizionato al di fuori del terreno BGA (inset), parzialmente dentro/fuori dal terreno (ViP parziale) o completamente al suo interno "in-pad" (ViP) (Figura 10). Quando si posiziona il via-in-pad, il via dovrebbe essere sempre "decentrato" e non posizionato esattamente al centro della piazzola. Questo per ridurre al minimo i "vuoti" d'aria intrappolati durante la saldatura. Se il foro di via viene posizionato al centro della piazzola senza essere riempito, quando la pasta saldante verrà applicata e il BGA posizionato, durante il riflusso e lo scioglimento della saldatura la sfera BGA cadrà, intrappolando eventuali sacche d'aria proprio come un tappo di bottiglia. Un foro decentrato consente la fuoriuscita dell’aria, mentre la saldatura si scioglie e scorre nel microvia.

Alternative ai via ciechi

FIGURA 10. Alternative ai via ciechi

Immagine 3D di 'swing-vias

 

FIGURA 11. Immagine 3D di 'swing-vias' collegati a via sepolti e fori passanti 

Applica oggi stesso queste nozioni di base sulla progettazione HDI con Altium Designer®. Clicca più in basso per la prova gratuita, oppure scopri come Altium Designer supporta la progettazione HDI con l'implementazione di microvia:  

Altium Designer

Sull'Autore

Sull'Autore

Happy Holden, ora in pensione, ha lavorato presso la GENTEX Corporation, uno dei più grandi OEM di elettronica automobilistica degli Stati Uniti. Ha ricoperto il ruolo di Direttore tecnico presso la Hon Hai Precision Industries (Foxconn), uno dei più grandi produttori di PCB al mondo con sede in Cina. Precedentemente, è stato Tecnologo senior di PCB presso la Mentor Graphics e Responsabile di tecnologia avanzata presso NanYa/Westwood Associates e Merix Corporations. Ha anche lavorato presso la Hewlett-Packard per 28 anni, dove ha ricoperto i ruoli di Direttore della ricerca e sviluppo di PCB e Responsabile dell'ingegneria di produzione. Ha inoltre gestito la progettazione di PCB, le partnership PCB e il software di automazione a Taiwan e Hong Kong. Holden lavora nel campo delle tecnologie PCB avanzate da oltre 47 anni. Ha pubblicato capitoli sulla tecnologia HDI in 4 libri, così come il suo libro “HDI Handbook” disponibile come eBook gratuito all'indirizzo http://hdihandbook.com. Inoltre, ha completato la settima edizione del McGraw-Hill's PC Handbook con Clyde Coombs.

Articoli Più Recenti

Tornare alla Pagina Iniziale