Mạch và linh kiện chia xung nhịp cho các thiết kế mixed-signal

Việc chia xung clock xuất hiện trong các hệ thống mixed-signal vì nhiều lý do. Ví dụ, một bộ dao động hoặc nguồn tham chi chiếu thường phải phục vụ nhiều miền thời gian khác nhau với băng thông, mức chịu đựng nhiễu pha và yêu cầu về vị trí cạnh xung khác nhau. Một vi điều khiển có thể cần đầu vào định thời tốc độ thấp, một ADC có thể cần xung lấy mẫu sạch, và một vòng điều khiển có thể cần một xung strobe tuần hoàn hoặc tham chiếu so sánh. Việc chia clock sẽ được sử dụng tùy theo duty cycle yêu cầu, jitter cộng thêm, độ đối xứng cạnh xung, các ràng buộc về định tuyến, và thậm chí cả mức độ nhiễu chuyển mạch số bị ghép vào mạch analog lân cận.

Các ví dụ dưới đây trình bày những lựa chọn mạch và linh kiện phổ biến được dùng để thực hiện chia clock. Một số là các mạch logic đơn giản ở cấp bo mạch, trong khi một số khác được nhúng trong logic khả trình hoặc ngoại vi timer, dù chúng cũng có thể được xây dựng từ các linh kiện rời. Đối với nhiều ứng dụng nhúng liên quan đến xử lý tín hiệu, hoặc nơi các điều kiện logic được áp dụng lên tín hiệu analog, việc triển khai trong logic số là hợp lý nhất 

Các mạch chia clock phổ biến

Chia 2 bằng D flip-flop

Mạch chia đơn giản và sạch nhất vẫn là tầng toggle chia 2 được xây dựng từ một D flip-flop. Cách triển khai rất đơn giản và được minh họa bên dưới. Mạch này tạo ra đầu ra duty cycle 50% với vị trí cạnh xung xác định so với đầu vào, giả sử các yêu cầu về timing được đáp ứng. Đối với các thiết kế mixed-signal ở cấp bo mạch, đây là một lựa chọn rất tốt khi mục tiêu là tạo một clock cục bộ với tần số bằng một nửa, có độ sâu logic tối thiểu và hành vi dễ dự đoán.

Mạch này tạo ra đầu ra sóng vuông khi clock nguồn ổn định, hoặc từ một tín hiệu analog đã được tạo ngưỡng (với một comparator). Mạch này hữu ích nhất khi tỷ lệ chia đúng bằng 2 hoặc là lũy thừa nhỏ của 2 (cần mắc nối tầng), và đầu ra phải duy trì hành vi tốt. Nó thường được dùng trước logic điều khiển serializer, các state machine cục bộ, hoặc timing giao tiếp số nơi một tham chiếu nửa tốc độ là đủ. Lưu ý rằng khi mắc nối tầng để tạo các lũy thừa của 2, độ trễ lan truyền sẽ tích lũy, điều này có thể ảnh hưởng đến độ lệch với các tín hiệu khác ở tần số clock cao.

Các linh kiện điển hình có thể sử dụng gồm:

• 74HC74
• 74LVC1G74
• Tài nguyên flip-flop nội bộ trong CPLD, FPGA hoặc các thiết bị logic mixed-signal

Có thể thực hiện chia clock đơn giản bằng một DFF. Mắc nối tầng cho phép chia theo các lũy thừa của 2.

Chia số nguyên dựa trên bộ đếm

Khi tỷ lệ chia yêu cầu lớn hơn 2, cách triển khai tiêu chuẩn là dùng bộ đếm đồng bộ với một bit đầu ra được dùng trực tiếp hoặc giá trị đếm cuối đã giải mã để reset bộ đếm. Một bit đầu ra của bộ đếm nhị phân cho kết quả chia 4, chia 8 hoặc chia 16 rất sạch với rất ít mạch bổ sung. Tỷ lệ không phải lũy thừa của 2 như chia 3, chia 5 hoặc chia 10 thường yêu cầu giải mã số đếm và một thanh ghi đầu ra nếu kết quả phải hoạt động như một clock thực sự.

Đối với các thiết kế mixed-signal, cách tiếp cận dùng bộ đếm hấp dẫn vì gọn và dễ triển khai trong logic, thiết bị khả trình và một số ngoại vi timer. Điểm yếu xuất hiện khi một xung đếm cuối đã giải mã được xem như một clock phân phối. Các đầu ra đếm cuối là các xung hẹp trừ khi có thêm logic tái tạo đầu ra sóng vuông. Sự khác biệt đó rất quan trọng khi tín hiệu đã chia cấp cho các bộ chuyển đổi, clock giao tiếp hoặc bất kỳ khối nào nhạy với duty cycle.

Chia clock dựa trên bộ đếm với comparator.

Một clock chia 10 cho giao tiếp tốc độ thấp là ví dụ điển hình. Chỉ riêng một bộ đếm thập phân có thể tạo ra đúng tỷ lệ, nhưng định dạng đầu ra quyết định liệu kết quả có hữu ích hay không. Với một xung strobe tuần hoàn, xung đếm cuối có thể là đủ. Với một thiết bị phía sau mong đợi đầu vào định thời dạng sóng vuông, hãy thêm một thanh ghi đầu ra hoặc tầng toggle và kiểm tra duty cycle thu được.

Bộ chia tỷ lệ lẻ với hiệu chỉnh duty cycle

Các phép chia lẻ là nơi những thiết kế đơn giản trở nên rắc rối. Đầu ra chia 3 lấy trực tiếp từ giải mã bộ đếm thường có duty cycle thấp. Nếu thiết bị phía sau mong đợi tín hiệu gần 50% hơn, một phương pháp khác có thể là:

• Sử dụng một state machine đồng bộ nhỏ để đảo trạng thái đầu ra sau các khoảng đếm luân phiên
• Sử dụng cả cạnh lên và cạnh xuống của clock nguồn để tạo dạng sóng đã hiệu chỉnh
• Chạy ở tốc độ clock nội bộ cao hơn, sau đó định thời lại đầu ra bằng bộ đếm hoặc thanh ghi

Một cách triển khai chia 3 thực tế có thể là đếm ba cạnh đầu vào và dùng thanh ghi thứ hai để tái tạo một dạng sóng ở mức cao trong 1,5 chu kỳ và mức thấp trong 1,5 chu kỳ. Điều này phổ biến trong logic tạo clock của ASIC/FPGA, nhưng ít phổ biến hơn trong logic đơn giản ở cấp bo mạch vì nó làm tăng độ phức tạp về timing.

PLL chia đầu ra theo tỷ lệ phân số

Một phase-locked loop (PLL) có thể hoạt động như một bộ chia ngay cả khi đầu ra vẫn được đồng bộ pha với đầu vào. Đây là một trong những phương pháp hữu ích nhất khi clock đã chia phải có pha được kiểm soát và độ lệch thấp so với nguồn. PLL có thể chia trong khi vẫn duy trì mối quan hệ xác định với tín hiệu tham chiếu, và nhiều thiết bị cho phép nhân và chia đồng thời để có thể tạo nhiều tần số liên quan từ một nguồn duy nhất.

Nhóm giải pháp này phù hợp trong các thiết kế mà chất lượng clock là quan trọng nhất. Nó phức tạp hơn bộ chia logic đơn giản, nhưng lợi ích là duty cycle được kiểm soát, độ lệch thấp hơn trên nhiều đầu ra, và tích hợp tốt hơn với định tuyến cây clock. Nó cũng làm giảm xu hướng tạo một đường định thời nhạy với analog từ logic bộ đếm tự phát đặt cạnh các vùng chuyển mạch số nhiều nhiễu.

Khối tạo clock của MCU hoặc FPGA dùng như bộ chia

Trong nhiều hệ thống, bộ chia clock đơn giản chỉ là một ngoại vi timer. Có thể tạo ra một clock tùy ý trong ứng dụng nhúng trên MCU mà không cần tự thiết lập các mạch chia bằng flip-flop. Trong FPGA, vị trí đúng để chia clock thường là bên trong các tài nguyên clock chuyên dụng thay vì logic tổng quát, nhưng cũng có thể thực hiện bằng flip-flop như một phần của luồng xử lý hoặc thuật toán, thay vì dùng các tài nguyên tạo clock tích hợp trong chip.

Cách này tạo ra đầu ra sóng vuông lấy từ clock hệ thống chính. Nó thuận tiện, nhưng không phải lúc nào cũng tương đương với một cây clock chuyên dụng có độ lệch thấp. Nó thường đủ tốt cho các ngoại vi tốc độ thấp, tạo PWM hoặc các tín hiệu định thời bên ngoài. Đây là lựa chọn đúng khi kết quả đã chia phải hoạt động như một clock thực sự bên trong logic khả trình thay vì chỉ là một xung enable chậm hơn.

Tài nguyên GreenPAK cho chia clock

Các thiết bị Renesas GreenPAK thu hẹp khoảng cách giữa logic chức năng cố định và các nền tảng khả trình lớn hơn bằng cách tích hợp các bộ dao động, macrocell CNT/DLY, D flip-flop và LUT cùng với một giao diện analog khả trình. Điều này khiến các bộ xử lý mixed-signal này hoàn toàn khả trình và có thể tái cấu hình tức thời, với các ứng dụng như các chức năng điều khiển cục bộ, chẳng hạn như định thời khởi động, chống dội và xác nhận xung.

SLG46537V là một ví dụ trong danh mục sản phẩm GreenPAK cho phép triển khai chia clock cùng với hàng loạt chức năng logic tiêu chuẩn và xử lý analog. Sơ đồ khối dưới đây cho thấy các tính năng analog sẵn có với các comparator khả dụng để xử lý tín hiệu analog, và các macrocell nội bộ để áp dụng các điều kiện logic lên các đầu vào analog đã được chuyển đổi.

Sơ đồ khối SLG46537V

Các công cụ phát triển trong Renesas GreenPAK cung cấp cho nhà thiết kế khả năng phát triển các IC số, analog hoặc mixed-signal hoàn toàn tùy chỉnh. Các bộ xử lý mixed-signal khả trình này cho phép gom nhiều chức năng vốn có trong mạch quản lý clock và tín hiệu, giúp tạo ra các hệ thống nhỏ gọn và hiệu quả hơn. Để tìm hiểu thêm, hãy xem các linh kiện GreenPAK và các ví dụ tham chiếu.

• Tìm hiểu thêm về các linh kiện GreenPAK
• Xem các giải pháp GreenPAK nguồn kép

Dù bạn cần xây dựng thiết bị điện tử công suất đáng tin cậy hay các hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB hoàn chỉnh và các công cụ CAD đẳng cấp thế giới do Altium cung cấp để triển khai các giải pháp GreenPAK của bạn. Altium cung cấp nền tảng phát triển sản phẩm điện tử hàng đầu thế giới, hoàn chỉnh với các công cụ thiết kế PCB tốt nhất trong ngành và các tính năng cộng tác liên ngành dành cho các nhóm thiết kế tiên tiến. Liên hệ với chuyên gia của Altium ngay hôm nay!