Hướng dẫn Định tuyến Tốc độ Cao cho PCB Nâng cao

Bạn có thể tạo bảng nâng cao này với các hướng dẫn định tuyến tốc độ cao dành cho PCB nâng cao

Các thiết kế mới tiếp tục trở nên nhanh hơn, với PCIe 5.0 đạt 32 Gb/s, và PAM4 đẩy giới hạn tính toàn vẹn tín hiệu và tốc độ. Thiết kế kết nối phải tính đến biên độ nhiễu thấp hơn của các thiết bị nâng cao, yêu cầu ổn định nguồn điện tuyệt vời, và nhiều hơn nữa để đảm bảo tín hiệu có thể được nhận một cách chính xác.

Với các thiết bị nâng cao hoạt động ở mức tín hiệu thấp hơn, các hướng dẫn định tuyến tốc độ cao tập trung vào việc ngăn chặn mất tín hiệu, méo tín hiệu, và phản xạ từ sự không liên tục trở kháng trong suốt các kết nối. Với tín hiệu siêu nhanh, đặc biệt là khi sử dụng tín hiệu đa cấp, bạn sẽ cần phải xem xét nghiêm túc tất cả các hướng dẫn thiết kế tốc độ cao được trình bày ở đây và bắt đầu áp dụng chúng vào thực tế.

Hướng dẫn Định Tuyến Tốc Độ Cao Quan Trọng

Với tốc độ cao đạt vào khu vực dưới nanogiây, đặc biệt trong các thế hệ PCIe mới, và để hỗ trợ thiết bị mạng tốc độ cao, bất kỳ nhà thiết kế nào cũng nên giữ một số hướng dẫn cơ bản về định tuyến PCB tốc độ cao trong tâm trí. Với các thiết bị mới tiếp tục phá vỡ giới hạn tốc độ, bạn sẽ có lẽ cần phải ghi nhớ tất cả các hướng dẫn này, thay vì chọn một vài để thỏa mãn ứng dụng của mình.

Chồng Lớp cho Định Tuyến Trở Kháng Kiểm Soát và Tính Toàn Vẹn Nguồn

Cấu trúc xếp chồng của bạn quan trọng cho tính toàn vẹn của tín hiệu như đối với tính toàn vẹn của nguồn điện. Tương tự, khi băng thông tín hiệu mở rộng xa hơn vào hàng 10 GHz, đặc biệt với các kế hoạch tín hiệu đa cấp (lấy PAM4 cho mạng 400G làm ví dụ), bạn sẽ cần kiểm soát trở kháng của các kết nối của mình để đảm bảo kết thúc và khớp nối đúng cách. Bạn cũng cần phải kích thước dây dẫn của mình một cách phù hợp để cố gắng giảm thiểu hiện tượng rung (tức là, làm giảm phản ứng quá độ một cách quan trọng) trong khi giữ trở kháng ổn định. Điều này đòi hỏi kỹ thuật xếp chồng và thiết kế kết nối tỉ mỉ.

Định tuyến và Khớp Chiều dài Cặp Điện Áp Đối xứng

Với tiếng ồn chế độ chung là một vấn đề lớn trong tính toàn vẹn tín hiệu, bạn sẽ cần đảm bảo ghép nối đủ mức trên toàn bộ chiều dài của các cặp điện áp đối xứng như một phần của việc định tuyến trở kháng kiểm soát. Điều này cũng đòi hỏi phải khớp pha dọc theo chiều dài của một cặp điện áp đối xứng. Khu vực ghép nối nên mở rộng trực tiếp đến bộ nhận, nếu có thể, trong khi bất kỳ khu vực không ghép nối nào nên được khớp chiều dài và giới hạn ở bộ truyền trong kết nối của bạn. Điều này đảm bảo bất kỳ tiếng ồn chế độ chung nào cũng sẽ được coi là hoàn toàn cùng pha và do đó được triệt tiêu hoàn toàn tại bộ nhận.

Chọn Vật liệu Nền phù hợp

Với thời gian tăng nhanh hơn đến nhu cầu tìm kiếm vật liệu nền có hệ số tổn hao thấp và phân tán phẳng. Sự phân tán ở đây rất quan trọng vì nó tạo ra sự thay đổi liên tục trong trở kháng và hằng số truyền dẫn dọc theo chiều dài của một kết nối liên lạc. Đầu tiên, sự phân tán gây ra sự lan truyền của xung điện từ (tức là, tín hiệu số) khi chúng lan truyền. Thứ hai, trở kháng nhìn thấy ở cạnh tăng của tín hiệu sẽ không khớp với trở kháng nhìn thấy ở cạnh giảm của tín hiệu trong sự hiện diện của sự phân tán mạnh, dẫn đến sự méo tín hiệu mạnh. Bạn nên đảm bảo hằng số điện môi phẳng với băng thông liên quan, dễ dàng bao gồm 30 GHz trong PAM4 ở 12 Gbps.

Đường Truyền Ngắn và Khoan Lùi

Đường truyền nên được định tuyến càng ngắn càng tốt để giảm thiểu tổn thất công suất. Trong trường hợp sự phân tán là một vấn đề, điều này giúp giảm thiểu méo xung, vì xung sẽ bị kéo dài do sự phân tán. Các vias cũng nên được giảm thiểu trên các đường truyền vì chúng có thể tạo ra sự không liên tục về trở kháng nếu không được thiết kế với trở kháng chính xác. Bất kỳ vias nào hiện diện trên một kết nối liên lạc nên được khoan lùi, vì bất kỳ phần còn lại của vias đều đại diện cho một sự không liên tục về trở kháng, do đó chúng tạo ra một cơ hội khác cho sự phản xạ tín hiệu. Những phần còn lại này cũng có thể cộng hưởng ở tốc độ/ tần số cao, nghĩa là chúng sẽ hoạt động như ăng-ten kết nối tiếng ồn vào các kết nối liên lạc gần đó.

Biến đổi trở kháng đặc trưng của microstrip theo tần số. Lời cảm ơn gửi đến Yuriy Shlepnev từ Simberian đã tạo ra hình ảnh này.

Tốc độ cao so với Tốc độ dữ liệu cao: Tín hiệu đa cấp và Sợi quang

Với các tín hiệu được điều chế OOK hoặc NRZ đơn giản, bạn thực sự có hai mức tín hiệu xác định trạng thái BẬT/TẮT nhị phân của mình. Thực tế, tốc độ dữ liệu của bạn bị giới hạn bởi thời gian tăng/giảm của tín hiệu do trình điều khiển cung cấp trên một kết nối vi sai. Việc chuyển sang tốc độ dữ liệu cao hơn đã đẩy thời gian tăng và giảm đến giới hạn, cuối cùng đạt đến mức picosecond ở 32, 56 và 112 Gbps.

Điều này cũng đẩy giới hạn jitter xuống mức cực thấp, yêu cầu độ ổn định công suất đủ cao để đảm bảo rằng nhiễu từ bus nguồn không lan truyền ra ngoài từ một IC có mức tiêu thụ điện năng cao. Thông thường, người ta thấy jitter khoảng ~1 ps/mV được gây ra trong các IC được điều khiển do nhiễu trên một PDN. Đây là lúc mà trở kháng PDN của bạn cần đạt đến mức milliOhm hoặc thấp hơn để giảm nhiễu trên một PDN xuống còn khoảng ~2% cho các thiết bị 1.2 V, tương đương với sự biến động điện áp từ đỉnh này sang đỉnh khác khoảng ~30 mV. Bạn cần phải giảm jitter xuống mức ~1 ps hoặc thấp hơn, điều này trở nên phù hợp cho các PCB sử dụng tín hiệu đa cấp.

Ở những mức tín hiệu thấp như vậy, việc tăng tốc độ dữ liệu yêu cầu làm việc với mật độ băng thông cao hơn bằng cách định tuyến nhiều kênh song song. Trong thiết bị mạng, điều này sẽ tiếp tục sử dụng tín hiệu vi sai để giao tiếp với nhiều kênh đa hợp Tx và Rx song song trong thiết bị mạng quang siêu tốc. Các thiết bị quang học được gắn trực tiếp lên PCB và giao tiếp với các chip hệ thống sử dụng photodiode nhanh và VCSEL băng thông cao hơn.

Lắp đặt quang học trên bo mạch để giao tiếp với bộ điều khiển hệ thống trên một backplane.

Làm thế nào để các nhà thiết kế tiếp tục đẩy mạnh tốc độ dữ liệu để đáp ứng nhu cầu trong thiết bị mạng mới và các ứng dụng tiên tiến khác? Trong trường hợp bạn không thấy điều này sắp xảy ra, chúng ta sẽ bắt đầu thấy sự hội tụ giữa quang học và điện tử ở cấp độ PCB sẽ cuối cùng đạt đến cấp độ IC. Các nhà sản xuất IC lớn đã bắt đầu cùng nhau phát triển một chuỗi cung ứng cho IC quang điện tử silicon và phát triển một số mức độ tiêu chuẩn hóa cho những sản phẩm mới này. Điều này sẽ giúp giảm bớt nhiều thách thức về tính toàn vẹn tín hiệu và giảm bớt một số ràng buộc thiết kế cho cộng đồng PCB, nhưng cũng sẽ buộc các nhà thiết kế phải suy nghĩ lại cách họ tạo ra các sản phẩm tiên tiến.

Bộ công cụ định tuyến toàn diện trong Altium Designer^® là lý tưởng để định nghĩa và thực hiện các hướng dẫn định tuyến PCB tốc độ cao được trình bày ở đây, và nhiều hơn nữa. Bạn có thể định nghĩa các hướng dẫn định tuyến tốc độ cao quan trọng của mình dưới dạng các quy tắc thiết kế và kiểm tra tính toàn vẹn tín hiệu với các công cụ mô phỏng mạnh mẽ. Những công cụ này được tích hợp vào một nền tảng duy nhất, cho phép chúng được nhanh chóng kết hợp vào quy trình làm việc của bạn.

Liên hệ với chúng tôi hoặc tải xuống bản dùng thử miễn phí nếu bạn quan tâm muốn tìm hiểu thêm về Altium Designer. Bạn sẽ có quyền truy cập vào các công cụ thiết kế bố trí, mô phỏng và quản lý dữ liệu tốt nhất trong ngành trong một chương trình duy nhất. Nói chuyện với một chuyên gia Altium ngày hôm nay để tìm hiểu thêm.

Bắt đầu hành trình chuyển đổi sang Altium Designer ngay hôm nay.