Cách Tránh Những Lỗi Phổ Biến Nhất Trong Quy Trình Thiết Kế Sơ Đồ Mạch

Một Thập Kỷ Khác Biệt

Quy trình đánh giá thiết kế sơ đồ 10 năm trước đây đơn giản hơn nhiều, và quy trình đánh giá sơ đồ để kiểm tra lỗi dường như không đòi hỏi phải dành ra quá nhiều giờ công. Hơn 10 năm sau, các thiết kế của chúng ta đã trở nên phức tạp hơn bao giờ hết. Và khi nói đến việc thiết kế các mạch phức tạp, với nhiều thiết bị có số chân cao và các kết nối lớn trên và ngoài bo mạch, có một rủi ro đáng kể là lỗi có thể thoát ra ngoài và vào quá trình sản xuất.

Và chúng ta đều biết điều đó dẫn đến cái gì, tái sản xuất.

Tôi gần đây đã ngồi xuống với Altium Designer để nói về công nghệ mới mà chúng tôi đang phát triển tại Valydate cho việc kiểm tra Tính toàn vẹn Sơ đồ. Trong vài năm qua, chúng tôi đã thấy mình thu lợi nhiều từ tất cả những lỗi mà các kỹ sư mắc phải trong quá trình thiết kế sơ đồ. Điều này tốt cho chúng tôi, và cũng tốt cho các nhà thiết kế, khi chúng tôi cuối cùng đã nhận ra được có bao nhiêu lỗi tiềm ẩn trong quá trình thiết kế sơ đồ, và có bao nhiêu trong số đó thực sự được xác định trong quá trình đánh giá thủ công, dựa vào con người.

Bắt đầu Từ Nhỏ

Valydate có một lịch sử thú vị. Chúng tôi bắt đầu với ý định phát hành một công cụ EDA cho Tính toàn vẹn Sơ đồ nhưng lúc đó chưa đủ lớn để thực hiện loại đầu tư đó. Giải pháp? Bắt đầu với một khoản đầu tư nhỏ hơn, phát triển công nghệ của mình thông qua một dịch vụ và trình bày công nghệ của mình thông qua việc đánh giá các dự án thực tế của khách hàng.

Điều đó có hiệu quả không? Có. Lớn lao. Báo cáo sau báo cáo từ các dự án của khách hàng trở về với những lỗi tương tự mà các nhà thiết kế tiếp tục mắc phải trong quá trình đánh giá sơ đồ của họ, một số trong số đó bạn có thể thấy rằng mình cũng đang mắc phải.

Tìm chỗ đứng trong Lỗi Thiết kế

Valydate đã dành hai năm, từ 2011 đến 2012 để thực hiện các báo cáo xác minh sơ đồ mạch cho hàng trăm sơ đồ. Chúng tôi đã chia kết quả tìm được thành hai loại:

• Lỗi nghiêm trọng. Đây bao gồm các lỗi trong sơ đồ mạch mà, nếu không được sửa chữa, sẽ có khả năng làm hỏng thiết kế.
• Lỗi. Mặc dù không nghiêm trọng như lỗi nghiêm trọng, lỗi nếu không được sửa chữa vẫn có cơ hội gây mất chức năng trong thiết bị.

Lỗi Thiết Kế Nghiêm Trọng

Chúng tôi đã ngạc nhiên về loại lỗi nghiêm trọng, phá vỡ thiết kế mà chúng tôi tìm thấy trong quá trình kiểm tra sơ đồ mạch. Một tỷ lệ đáng kinh ngạc là 21% tổng số lỗi thiết kế nghiêm trọng liên quan đến việc thiếu nguồn điện, với 18% lỗi liên quan đến việc có nhiều đầu ra trên một mạch. Bạn đã bao giờ mắc những sai lầm này trong quá trình thiết kế của mình chưa?

Lỗi

Lỗi cũng cung cấp một số cái nhìn thú vị, với phạm vi các lỗi tiềm năng lớn hơn nhiều so với lỗi nghiêm trọng. Phần lớn nhất trong số đó? Driver voh thấp hơn receiver vih ở mức 22%. Bạn có thấy bất kỳ điều gì quen thuộc không?

Liên Kết

Điều tôi thấy thú vị nhất khi chúng tôi gần hoàn thành nghiên cứu 2 năm là sự giống nhau giữa các lỗi thiết kế. Không phải như đội ngũ thiết kế chỉ mắc phải những sai sót đơn lẻ ở đây và đó. Có hàng trăm sơ đồ khác nhau trong nghiên cứu này, và tất cả chúng đều có những lỗi nghiêm trọng giống nhau.

Tôi không nhất thiết cho rằng đó là lỗi của nhà thiết kế. Chỉ là có quá nhiều việc cần phải xem xét trong quá trình đánh giá sơ đồ thiết kế ngày nay. Khi đến thời điểm phải đáp ứng kỳ hạn phát hành, lỗi sẽ lọt qua kẽ hở. Nói chung, có quá nhiều biến số dựa trên con người cần phải xem xét trong quá trình đánh giá sơ đồ. Làm sao bạn biết được điều gì đã khiến một lỗi thiết kế lọt qua và đi vào quá trình sản xuất?

Giải pháp Thực tiễn cho Nhà Thiết Kế

Sau khi kết thúc nghiên cứu dài 2 năm, chúng tôi nhận thấy một xu hướng với những lỗi thiết kế thường gặp nhất - tất cả chúng đều liên quan đến mạch nguồn, thiết bị lập trình và điện trở pullup/down không phù hợp. Bỏ qua công cụ phân tích sơ đồ, chúng tôi đã biên soạn 8 mẹo thực tiễn cho nhà thiết kế để ghi nhớ lần sau khi họ thiết kế sơ đồ, hy vọng sẽ tránh được một số hoặc tất cả những lỗi nghiêm trọng này.

Giải pháp cho Mạch Nguồn

• Khi thiết kế sơ đồ của bạn, hãy đảm bảo rằng mỗi nguồn điện áp mạch in cần thiết đều có một nguồn điện được xác định với tên mạng nhất quán, nếu không bạn có thể gặp rủi ro về sự không kết nối nếu tên không hoàn toàn giống nhau.
• Hãy chắc chắn kiểm tra các chân nguồn trên mỗi thiết bị để xác nhận chúng được kết nối với một nguồn điện có điện áp tối thiểu và tối đa chính xác.
• Luôn luôn kiểm kê tất cả các mặt đất trong sơ đồ của bạn, và xác nhận rằng mỗi mạng mặt đất có một nguồn mặt đất cụ thể.
• Hãy tạo thói quen kiểm tra xem biểu tượng sơ đồ của thiết bị bạn có bao gồm các tab trên sơ đồ sẽ được xem xét bởi con người, và luôn sử dụng cùng một tham chiếu chân xuất hiện trên bảng dữ liệu của bạn.

Thiết bị Lập trình và Giải pháp Điện trở Bị Thiếu

• Nếu bạn đang sử dụng một thiết bị lập trình trong thiết kế của mình, hãy xác nhận rằng danh sách mạch in của bạn đang yêu cầu một kết nối với thiết bị với một chân được xác định chính xác.
• Xác minh rằng định nghĩa chân lập trình của bạn không xung đột với định nghĩa yêu cầu bởi bố trí PCB của bạn. Việc lẫn lộn cấu hình chân có thể dẫn đến lỗi khi một chân cho FPGA được định nghĩa là đầu ra, nhưng bạn lại thiết lập nó như một đầu vào.
• Thiết lập kênh giao tiếp với các đội thiết kế FPGA càng sớm càng tốt trong quá trình thiết kế để truyền đạt các kỳ vọng từng chân cắm về tên chân, hướng, công nghệ, sự hiện diện của điện trở kéo lên/kéo xuống, và điện áp ngân hàng năng lượng.
• Hãy dành thời gian để xác minh rằng tất cả các mạch mở trong thiết kế đều được bao phủ ít nhất với quy định cho việc kéo lên/kéo xuống.

Vấn đề về Thời Gian

Vào cuối ngày, tôi nghĩ nó thực sự phụ thuộc vào bạn sẵn lòng đầu tư bao nhiêu thời gian vào quá trình xem xét sơ đồ mạch của mình. Trong khi quá trình xem xét bằng con người hoạt động tốt một thập kỷ trước, chúng ta hiện đang ở một nơi mà sơ đồ mạch quá phức tạp để có thể xác minh đáng tin cậy bằng tay.

Điều chúng ta thực sự cần thấy là một công cụ Phân Tích Tính Toàn vẹn Sơ đồ mạch có thể thực hiện tất cả các kiểm tra này cho bạn, và giải phóng thời gian của bạn cho những vấn đề cấp bách hơn. Valydate đang làm chính xác điều đó, và trong những tuần tới chúng tôi rất hào hứng khi chia sẻ một tiện ích mở rộng mới cho Altium Designer^® sẽ tự động hóa quá trình xem xét sơ đồ mạch cho bạn. Hãy chờ đón, người dùng Altium Designer , có những điều tốt đẹp phía trước.

Michael là một nhà lãnh đạo doanh nghiệp có thành tích với việc tăng doanh thu, lợi nhuận và thị phần trong khi duy trì mức độ trung thành cao từ khách hàng và nhân viên. Ông cũng có khả năng chỉ đạo các đội ngũ nghiên cứu và phát triển toàn cầu đa chức năng.

Trước khi gia nhập Valydate, Michael đã giữ nhiều vị trí quản lý trong lĩnh vực Phát triển Kinh doanh, Bán hàng, Vận hành và Kỹ thuật tại Nortel Networks, CoreSim và gần đây nhất là Fidus Systems, nơi ông đã dẫn dắt sự mở rộng của công ty vào Thung lũng Silicon. Hiện tại, ông là CEO của Valydate, công ty mà ông đồng sáng lập vào năm 2010.

Michael tốt nghiệp Cử nhân Kỹ thuật Hệ thống Máy tính (Loại Xuất sắc, Huy chương Thượng nghị sĩ) từ Đại học Carleton và Thạc sĩ Quản trị Kinh doanh Cấp cao từ Đại học Ottawa. Ông là người nhận nhiều danh dự và giải thưởng bao gồm Giải thưởng OBJ 2009 Forty under Forty.