Thiết kế và Phân tích Bộ lọc Đầu vào

Zachariah Peterson
|  Created: Tháng Tư 25, 2024  |  Updated: Tháng Bảy 1, 2024

Việc thiết kế quá mức không phải lúc nào cũng có nghĩa là bỏ ra nỗ lực không cần thiết, đặc biệt là khi mục tiêu chính là tạo ra một bộ kiểm tra nhất quán, như tôi dự định làm - một thiết bị kiểm tra điều chỉnh điện áp huyền thoại. Tôi cần một nguồn điện vào cực kỳ sạch, siêu ít nhiễu và thiết bị đo lường cao cấp với phần đầu vào tốt hơn cho bộ thiết lập kiểm tra của mình để làm cho kết quả có thể so sánh được. Trong nội dung trước đây của tôi, tôi đã trình bày kết quả thu thập được từ phiên bản đầu tiên của khái niệm bộ kiểm tra này, tuy nhiên, rõ ràng là tôi cần một số cải tiến ở một số lĩnh vực. Do đó, tôi đã quyết định tách giai đoạn đầu vào DC dự định của tôi cho toàn bộ thiết bị ra thành một bảng mạch riêng để có thể đánh giá hiệu suất của nó và, đồng thời, để xem tôi có thể loại bỏ bao nhiêu linh kiện, điều này sẽ giúp tôi giảm chi phí BOM đồng thời tiết kiệm được nhiều không gian trên bảng mạch. Trong bài viết này, tôi sẽ thử nghiệm với hiệu ứng của các giai đoạn lọc và phân tích xem cần bao nhiêu lọc.
Cải tiến đầu tiên sẽ liên quan đến thiết bị kiểm tra được sử dụng để đo lường. Mặc dù Rigol MSO5000 là một chiếc máy hiện sóng khá tốt, mà tôi đã sử dụng để đo hiệu suất của bộ điều chỉnh với bộ kiểm tra trước đây của mình, nó không có sàn nhiễu tốt nhất hoặc số bit độ phân giải hiệu quả. Tuy nhiên, các máy hiện sóng mới hơn của tôi, như dòng Keysight MXR, có phần đầu vào tuyệt vời và sàn nhiễu ở phạm vi microvolt thay vì millivolt.

Thiết kế và Phân tích Bộ Lọc Đầu Vào 1


Cải tiến thứ hai sẽ trả lời câu hỏi "Tôi cần bao nhiêu lọc?" hoặc "Có phải lọc quá nhiều không?". Câu trả lời cho những câu hỏi đó, tất nhiên, sẽ là "Tùy thuộc!". Xem xét mức độ suy giảm cần thiết ở các băng tần quan tâm so với không gian bảng mạch và tổng chi phí, đó là một sự đánh đổi trong kỹ thuật. Trong bộ kiểm tra của tôi, tôi cần đảm bảo rằng nhiễu của nguồn điện phòng thí nghiệm được lọc đủ trong khi xem xét nhiễu đầu ra của thiết bị đang được kiểm tra để đảm bảo rằng không phải bộ thiết lập kiểm tra của tôi đang ảnh hưởng đến toàn bộ tiêu chuẩn đánh giá. Đó là một sự thật được biết đến rằng các bộ điều chỉnh chuyển mạch có tỷ lệ từ chối nhiễu đầu vào kinh khủng. Do đó, tôi đã thiết kế bảng mạch này với các giai đoạn lọc chế độ chung và chế độ khác biệt khác nhau để đảm bảo có ít nhiễu đầu vào nhất có thể đến được bộ điều chỉnh. Đây là nội dung đầu tiên tập trung vào bảng mạch này, và hãy chờ đợi phần còn lại, như tích hợp cảm biến dòng và đẩy giới hạn của các linh kiện. Như thường lệ, dự án này là một thiết kế phần cứng mã nguồn mở, và tất cả các tệp dự án đều có trong các kho lưu trữ GitHub của tôi.

Thiết kế và Phân tích Bộ Lọc Đầu Vào 2 Thiết kế và Phân tích Bộ Lọc Đầu Vào 2


Hãy bắt đầu khám phá sơ đồ mạch của bảng mạch này:

Thiết kế và Phân tích Bộ Lọc Đầu vào 4

Các kết nối đầu vào lớn là dòng REDCUBE của Wurth Elektronik, cho phép tôi cung cấp 1.5 kilowatt từ nguồn lab Kikusui của tôi cho bảng mạch mà không lo lắng về mật độ dòng điện cao xung quanh kết nối làm ảnh hưởng đến khu vực bảng mạch lớn hơn. Mặc dù tôi có nhiều biện pháp phòng ngừa ESD trong quá trình thử nghiệm lab, tôi đã có MOSFETs bị hỏng trong lần lặp lại trước của bộ dụng cụ do ESD. Do đó, đầu vào của bảng mạch có một diode ESD lớn, nên có thể xử lý bất kỳ sự kiện nào có thể xảy ra khi xử lý các kết nối đầu vào.

Thiết kế và Phân tích Bộ Lọc Đầu vào 2 Thiết kế và Phân tích Bộ Lọc Đầu vào 2
Thiết kế và Phân tích Bộ Lọc Đầu vào 2 Thiết kế và Phân tích Bộ Lọc Đầu vào 2


Giai đoạn lọc đầu tiên sau kết nối đầu vào là một cuộn cảm chế độ chung (L1). Nguồn lab sẽ có tiếng ồn chế độ chung và chế độ khác biệt, nơi tiếng ồn chế độ chung đối xứng giữa các cáp. Trong điều kiện bình thường, xoắn các cáp nguồn và trả về hoặc sử dụng một bộ thu chênh lệch tùy thuộc vào ứng dụng, theo bản chất, giúp giảm tiếng ồn chế độ chung; tuy nhiên, xoắn các cáp đầu vào nguồn không thể thực hiện được do cách sắp xếp giá thiết bị của tôi. Do nguồn PWX của tôi nằm ở phía trên giá thiết bị của tôi, tôi có khoảng 1.5m cáp đoạn lớn, mà tôi không thể xoắn để cải thiện khả năng miễn dịch tiếng ồn và hoạt động như một ăng-ten EMI kết nối trực tiếp với bảng mạch.

Cuộn cảm chế độ chung (CMC) là một linh kiện giúp giảm tiếng ồn chế độ chung. Nó bao gồm hai cuộn dây quấn quanh một lõi từ chung. Dòng điện của cả hai đường dây chảy cùng một hướng, giúp giảm tiếng ồn chế độ chung.

Thiết kế và Phân tích Bộ Lọc Đầu vào 10

Mặt khác, dòng điện bình thường chảy theo các hướng khác nhau, và các trường từ hủy nhau trong lõi. Điều này dẫn đến trở kháng tối thiểu đối với nguồn cung cấp DC.

Thiết kế và Phân tích Bộ lọc Đầu vào 9

Tuy nhiên, việc xoắn cáp hoặc sử dụng CMC không hiệu quả trong việc giảm tiếng ồn chế độ sai khác. Điều quan trọng cần lưu ý là độ tự cảm lạc đường của CMC có thể tạo thành một bộ lọc LC nhỏ với các tụ điện trong mạch. Tuy nhiên, điều này sẽ có tác động không đáng kể và có thể không đủ. Do đó, cần một cấu trúc bộ lọc khác, và Bộ lọc Pi là một lựa chọn tốt. Nó giống như biểu tượng Pi, với một cuộn cảm tạo thành phần trên và các tụ điện tạo thành chân.

Thiết kế và Phân tích Bộ lọc Đầu vào 11

Bộ lọc Pi có điện trở mắc nối tiếp DC thấp nhưng rất hiệu quả trong việc loại bỏ các thành phần tín hiệu AC. Nó đạt được điều này bằng cách cung cấp một đường dẫn trở kháng rất thấp cho tiếng ồn ở tần số điều chỉnh ở cả hai đầu của cuộn cảm. Điểm cắt tiếng ồn phụ thuộc vào các linh kiện được chọn.

Thiết kế và Phân tích Bộ lọc Đầu vào

Mạch có ba giai đoạn Bộ lọc Pi sử dụng hai mô hình cuộn cảm khác nhau, một trong số đó nhỏ hơn nhiều so với các mô hình khác. Chưa biết liệu tất cả các giai đoạn này có cần thiết không, nhưng việc loại bỏ một số giai đoạn có thể cho phép tiết kiệm đáng kể không gian mạch và chi phí linh kiện.
 
Thực sự, không phải lúc nào cũng có thể đạt được kết quả hoàn hảo ngay từ lần đầu tiên mà không bỏ sót bất cứ điều gì. Một điều tôi nên đã thêm vào thiết kế mạch nhưng đã quên mất là các điểm kiểm tra mà tôi có thể kết nối với thiết bị kiểm tra. 

Thiết kế và Phân tích Bộ lọc Đầu vào 13

Do đó, tôi đã gỡ bỏ một phần lớp mặt nạ hàn và thêm các kết nối u.Fl và SMA được gắn vào mạch để kết nối trực tiếp cáp đồng trục giữa mạch và thiết bị kiểm tra.

Thiết kế và Phân tích Bộ lọc Đầu vào 14

Với các điểm kiểm tra này, tôi có thể từng bước kiểm tra sự suy giảm tín hiệu khi chúng di chuyển qua mạch và so sánh hiệu suất của từng giai đoạn.
 
Chúng ta cần đo chính xác phản ứng tần số và trở kháng để đánh giá hiệu suất của các bộ lọc, làm cho máy phân tích mạng vectơ là một lựa chọn tốt. Vì chúng ta quan tâm đến phản ứng xuống tới DC, một máy phân tích RF VNA thông thường sẽ không đủ do giới hạn tần số thấp; ví dụ, máy Rohde & Schwarz ZNB8 của tôi không thể đo dưới 100kHz. Mặt khác, Omicron Lab Bode 100 có thể đo xuống tới 1Hz.

Thiết kế và Phân tích Bộ lọc Đầu vào 15

Mặc dù việc tăng cường độ suy giảm cho tiếng ồn là mục tiêu chính của bộ lọc, nó cũng nên cho phép điện trở DC thấp để ngăn chặn sự mất mát. Đồng hồ đo điện tử 6.5 chữ số Keysight 34465A của tôi đo được hơi hơn 40 milliohm.

Thiết kế và Phân tích Bộ lọc Đầu vào 16

So sánh, khi cộng dồn điện trở DC mà nhà sản xuất tuyên bố cho cuộn cảm và các cuộn cảm khác, chúng ta được 62 milliohm, vì vậy chúng ta nên thấy rất ít sự nóng lên từ sự mất mát do điện trở qua bộ lọc.
 
Điện trở của chuỗi bộ lọc trông hứa hẹn, vì vậy tôi sẽ chuyển sang đo các phép đo tần số cao hơn. Đầu tiên, tôi sẽ đo phản ứng tổng thể của bộ lọc và sau đó đo từng giai đoạn để đánh giá đóng góp của chúng vào phản ứng hoàn chỉnh. Để hiểu rõ hơn, tôi sẽ chuyển sang sử dụng độ dẫn thay vì trở kháng, vì nó rõ ràng hơn trong bối cảnh của một bộ lọc. Độ dẫn cho thấy sự suy giảm tín hiệu mà Bode 100 đo từ đầu ra đến Kênh 2. Phép đo bắt đầu trở nên lộn xộn ở điểm thấp nhất, nhưng tôi chắc chắn điều này là do tín hiệu quá yếu, và sức mạnh tín hiệu trên bộ thu gần như không tồn tại, vì vậy không có nhiều để cảm nhận. Tuy nhiên, đây chính xác là điều tôi muốn từ bộ lọc. Bộ lọc được thiết kế để chặn tiếng ồn 140kHz từ nguồn cung cấp điện của phòng thí nghiệm.

Thiết kế và Phân tích Bộ lọc Đầu vào 17

Để xác định xem có giai đoạn nào cần được loại bỏ, chúng ta nên đo các đầu vào và đầu ra của các khối riêng lẻ. Bằng cách đo từ VIN đến VCMC, chúng ta có thể bắt đầu với tác động của bộ lọc chế độ chung, bao gồm một CMC và tụ điện điện phân 330 microfarad đầu tiên. Nó cung cấp một mức suy giảm tốt và là một khởi đầu tuyệt vời cho bộ lọc của chúng ta.

Thiết kế và Phân tích Bộ lọc Đầu vào 18

Bộ lọc Pi đầu tiên là một thành phần quan trọng của hiệu suất tổng thể bộ lọc của chúng ta. Bộ lọc này có cuộn cảm nhỏ hơn về kích thước và giá trị thấp hơn so với giai đoạn tiếp theo, và việc đo qua VIN đến VF_1 sẽ cho phép chúng ta thấy hiệu suất của nó. Kết quả cho thấy phần này của bộ lọc có ảnh hưởng đáng kể đến phản ứng tổng thể.

Thiết kế và Phân tích Bộ lọc Đầu vào 19

Việc đo từ VIN đến VF_2 bao gồm cuộn cảm lớn đầu tiên và phản ứng bộ lọc giai đoạn thứ hai, được hiển thị dưới đây. Một khi so sánh các đồ thị màu xanh lá và màu xám, chúng ta có thể khẳng định rằng giai đoạn lọc thứ ba không đóng góp nhiều và có thể được loại bỏ một cách an toàn.

Thiết kế và Phân tích Bộ Lọc Đầu Vào 20

Nếu chúng ta đo từ VCMC thay vì VIN, chúng ta có thể bỏ qua CMC để xem hiệu suất của các bộ lọc Pi một mình, điều này lại một lần nữa xác nhận rằng giai đoạn lọc cuối cùng không đóng góp quá nhiều.

Thiết kế và Phân tích Bộ Lọc Đầu Vào 21

Có một sự khác biệt đáng kể giữa cuộn cảm giai đoạn lọc đầu tiên và các cuộn cảm còn lại về cả khả năng có sẵn và chi phí. Câu hỏi đặt ra là, liệu các cuộn cảm lớn có đáng giá chi phí không? Phép đo màu xanh lá từ VCMC đến VF_1 đại diện cho bộ lọc đầu tiên. Chúng ta có thể so sánh điều này với phép đo từ VF_2 đến VF_3, chỉ xem xét bộ lọc giai đoạn cuối. Trong một thế giới lý tưởng, tần số cắt của dấu vết màu tím nên khoảng một nửa so với giai đoạn lọc đầu tiên. Tuy nhiên, cả hai tần số cắt chỉ cách nhau vài kilohertz. Thật không may, sự kết hợp của các thành phần nhiễu xạ trên bảng mạch và linh kiện làm cho việc xác định trong thế giới thực trở nên khó khăn. Chúng tôi có một số đa giác kích thước lớn trên nhiều lớp tạo thành tụ điện mặt phẳng, và các tụ điện điện phân lớn cũng có một thành phần điện trở mắc nối tiếp đáng kể, ảnh hưởng đến tất cả các phản ứng đó.

Thiết kế và Phân tích Bộ Lọc Đầu Vào 2 Thiết kế và Phân tích Bộ Lọc Đầu Vào 2
Thiết kế và Phân tích Bộ Lọc Đầu Vào 2 Thiết kế và Phân tích Bộ Lọc Đầu Vào 2


Dựa trên phân tích của tôi, tôi có thể kết luận rằng bộ lọc hoạt động tốt như mong đợi, và tôi cảm thấy rằng giai đoạn thứ ba có thể được loại bỏ để tiết kiệm một lượng lớn không gian trên bảng mạch. Mặc dù tôi không hoàn toàn chắc chắn, tôi đề xuất loại bỏ bộ lọc thứ hai hoặc thay đổi nó để giống như bộ lọc đầu tiên vì nó không thể đo được một khi chúng ta vượt qua 100 dB tổn thất.

About Author

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.

Related Resources

Back to Home
Thank you, you are now subscribed to updates.