Sự Chuyển Giao Nhiễu Làm Phiền Trong PCB, Học Cách Kiểm Soát Crosstalk từ chuyên gia Lee Ritchey

Các thuật ngữ nhiễu chéo và ghép nối được sử dụng để mô tả sự chuyển giao năng lượng điện từ từ một đường truyền tín hiệu này sang một đường truyền khác nằm gần bên. Trong bảng mạch in, nhiễu chéo thường là hai đường dẫn chạy song song cạnh nhau trên cùng một lớp hoặc một đường dẫn nằm trên đỉnh của đường dẫn khác ở các lớp liền kề. Năng lượng ghép nối này xuất hiện dưới dạng nhiễu trên đường dẫn bị ảnh hưởng và có thể gây ra sự cố nếu biên độ quá lớn. Hãy tìm hiểu cách nhiễu này được chuyển từ đường dẫn này sang đường dẫn khác và các phương pháp ngăn chặn điều này xảy ra.

Để biết thêm ứng dụng thực tế của những khái niệm này, hãy nhấp vào bên dưới để xem video và học cách tính trở kháng cho một đường truyền tín hiệu đơn và đối xứng trong Altium Designer^®.

NHIỄU CHÉO HOẶC GHÉP NỐI

Các thuật ngữ nhiễu chéo và ghép nối được sử dụng để mô tả sự chuyển giao năng lượng điện từ từ một đường truyền tín hiệu này sang một đường truyền khác nằm gần bên. Trong bảng mạch in, nhiễu chéo thường là hai đường dẫn chạy song song cạnh nhau trên cùng một lớp hoặc một đường dẫn nằm trên đỉnh của đường dẫn khác ở các lớp liền kề. Năng lượng ghép nối này xuất hiện dưới dạng nhiễu trên đường dẫn bị ảnh hưởng và có thể gây ra sự cố nếu biên độ quá lớn. Phần này sẽ mô tả cách nhiễu này được chuyển từ đường dẫn này sang đường dẫn khác và các phương pháp ngăn chặn điều này xảy ra.

Hình 1 là sơ đồ cho thấy hai đường truyền đi cạnh nhau. Đường truyền phía trên được cho là đang chuyển mạch và đường dưới không hoạt động. Lưu ý rằng có hai dạng sóng ở bên cạnh đường truyền bị ảnh hưởng. Một ở cuối các đường truyền nơi mà bộ điều khiển đang ở trên đường truyền được điều khiển và cái kia ở phía đối diện hoặc phía xa. Chú ý rằng các hình dạng sóng là khác nhau. Dạng sóng ở phía cuối của bộ điều khiển trên đường truyền bị ảnh hưởng thường được gọi là nhiễu chéo ngược hoặc “nhiễu chéo gần”, “NEXT” và dạng sóng ở phía xa của đường truyền bị ảnh hưởng là “nhiễu chéo tiến” hoặc “nhiễu chéo xa”, “FEXT”.

Hình dạng cụ thể của hai sóng này sẽ ra sao phụ thuộc vào những gì nằm ở bốn đầu của các đường truyền. Các khả năng bao gồm: mạch ngắn, một điểm kết thúc hoặc mạch mở. Tài liệu tham khảo 1 ở cuối bài này mô tả chi tiết cách các điểm kết thúc ảnh hưởng đến tín hiệu nhìn thấy trên đường dây bị ảnh hưởng. Từ bài báo đó, ta có thể thấy trường hợp xấu nhất là khi cả hai đầu xa của cả hai đường dây đều là mạch mở và đầu gần của đường dây bị ảnh hưởng là mạch ngắn. Điều đó chính là cách hoạt động của hầu hết các mạch CMOS. Dưới những điều kiện này, các sóng nhìn thấy trên đường dây bị ảnh hưởng sẽ trông rất giống với những gì được hiển thị trong Hình 1.

Trong cuộc thảo luận này, phân tích sẽ được thực hiện sử dụng bộ điều kiện “trường hợp xấu nhất” này.

Hình 1 Hai Đường Truyền Đặt Cạnh Nhau Tương Tác

Hình 2 cho thấy cách hai dạng nhiễu chéo (tiến và lùi) thay đổi khi chiều dài của hai đường truyền đặt cạnh nhau tăng lên. Lưu ý rằng nhiễu chéo tiến tăng chậm hơn nhiễu chéo lùi khi chiều dài kết nối tăng lên. Ngoài ra, lưu ý rằng có một điểm mà nhiễu chéo lùi không tăng lên với sự tăng chiều dài kết nối. Điều này được gọi là “chiều dài quan trọng” hoặc chiều dài mà tại đó nhiễu chéo lùi không tiếp tục tăng lên hoặc bão hòa.

Sự nhiễu xạ tiến (forward crosstalk) tăng lên chậm hơn nhiều so với nhiễu xạ lùi (backward crosstalk) và không trở thành yếu tố quan trọng trong mạch in khi chiều dài của đoạn chạy song song quá ngắn. Dạng nhiễu xạ này từng là vấn đề lớn đối với các công ty điện thoại khi các đường dây dài hàng mét. Phần này sẽ tập trung vào các cách kiểm soát nhiễu xạ lùi.

Hình 2. Nhiễu xạ tiến và nhiễu xạ lùi theo chức năng của chiều dài ghép nối

Các phương pháp kiểm soát nhiễu xạ lùi với việc đặt đường truyền cạnh nhau

Khi các đường truyền chạy cạnh nhau, cơ chế ghép nối chủ yếu bị chi phối bởi thành phần từ của trường điện từ. Trong việc đặt đường truyền chồng lên nhau, trường điện sẽ chiếm ưu thế.

Một số phương pháp đã được đề xuất để kiểm soát nhiễu xạ lùi. Trong số đó có:

• Hạn chế chiều dài mà các đường truyền chạy cạnh nhau
• Chèn “vết dẫn bảo vệ” giữa hai đường truyền
• Hàng của “via nối đất” ở cả hai bên của tín hiệu nhạy cảm

Hạn chế Chiều Dài Chạy Song Song

Phương pháp được đề xuất phổ biến nhất để kiểm soát nhiễu chéo là giới hạn chiều dài mà hai đường truyền chạy song song với nhau. Thậm chí có các thủ tục trong một số bộ định tuyến PCB cho phép người dùng nhập một số đo chiều dài và cho phép công cụ định tuyến ngăn chặn việc định tuyến vượt quá số lượng này. Để phương pháp này hoạt động, chiều dài này phải nhỏ hơn chiều dài quan trọng được hiển thị trong Hình 2. Nếu chiều dài của một đoạn chạy song song đạt đến chiều dài quan trọng, có thể thấy rằng việc tiếp tục chạy song song sau điểm đó không dẫn đến việc tăng nhiễu chéo. Hình 3 là biểu đồ của chiều dài quan trọng như một hàm của thời gian tăng tín hiệu. Có ba đường cong trên biểu đồ tương ứng với ba hằng số điện môi khác nhau (er). Hai tương ứng với Teflon, ba tương ứng với hầu hết các cáp dải và bốn tương ứng với hầu hết các điện môi được tìm thấy trong PCB.

Như có thể thấy, khi thời gian tăng nhanh hơn thì chiều dài quan trọng cũng ngắn lại. Với thời gian tăng là 1.4 nSec, chiều dài quan trọng khoảng 6 inch hoặc 15 cm. Nếu router được thiết lập để cho phép chạy song song ba inch, sẽ có thể tạo ra hầu hết các kết nối trong hầu hết các thiết kế mà không cần lo lắng về việc hết không gian bảng mạch hoặc lớp. Thật không may, rất ít mạch tích hợp hiện đại có tốc độ chậm như vậy. Hiện nay, thời gian tăng nhanh như 100 picosecond là rất phổ biến. Nhìn vào Hình 3, có thể thấy rằng chiều dài quan trọng ở 100 picosecond ít hơn một nửa inch hoặc khoảng 1.5 cm. Với những thời gian tăng này, kiểm soát chiều dài sẽ không khả thi. Điều này đã được biết đến rất lâu trong ngành công nghiệp siêu máy tính và không phải là phương pháp được sử dụng để kiểm soát nhiễu crosstalk ngược.

Hình 3. Chiều Dài Quan Trọng theo Chức Năng của Thời Gian Tăng Tín Hiệu

Nếu kiểm soát chiều dài để hạn chế crosstalk không khả thi, phương pháp nào sẽ hiệu quả?

Quay trở lại Hình 2, có thể thấy rằng một khi chiều dài quan trọng đã được đạt tới, việc tiếp tục đặt các đường dẫn song song không dẫn đến sự tăng thêm của nhiễu chéo. Tại thời điểm này, chỉ có hai tham số ảnh hưởng đến lượng nhiễu chéo. Đó là chiều cao so với mặt phẳng gần nhất và khoảng cách cạnh đến cạnh. Hình 4 là biểu đồ cho thấy sự biến thiên của nhiễu chéo với chiều cao so với mặt phẳng gần nhất và khoảng cách cạnh đến cạnh một khi chiều dài quan trọng đã được đạt tới.

Hình 4. Nhiễu Chéo Ngược chiều dựa trên Chiều Cao so với Mặt Phẳng và Khoảng Cách, Stripline

Hình 4 có tiêu đề “Stripline Lệch Tâm”. Điều này có nghĩa là các đường truyền tín hiệu nằm giữa hai mặt phẳng nhưng không được đặt ở vị trí trung tâm giữa hai mặt phẳng. Điều này thường thấy ở các PCB có hai lớp tín hiệu nằm giữa một cặp mặt phẳng. Lưu ý rằng nhiễu chéo giảm đáng kể khi chiều cao so với mặt phẳng gần nhất được giảm. Nó cũng giảm nhanh chóng hơn khi các dấu vết được di chuyển xa nhau. Hình 5 là biểu đồ cho thấy các giá trị này cho micro-stripline, các lớp tín hiệu nằm ở bên ngoài của một PCB.

Hình 5. Nhiễu Chéo Ngược chiều dựa trên Chiều Cao so với Mặt Phẳng và Khoảng Cách, Micro-stripline

Đường Bảo Vệ

Nhiều quy tắc ngón tay cái đã khuyến nghị việc chèn “đường dẫn bảo vệ” giữa các đường truyền tín hiệu như một phương pháp kiểm soát nhiễu chéo. Nếu phương pháp này hiệu quả, tại sao nó lại hiệu quả? Và nếu nó hiệu quả, liệu có bất kỳ nhược điểm nào khi sử dụng phương pháp này không? “Thực hành tiêu chuẩn” ở nhiều công ty là đặt đường dẫn với 5 mil đường và 5 mil khoảng cách. Tham khảo Hình 4, nếu một PCB được đặt theo các quy tắc này và chiều cao so với mặt phẳng gần nhất là 5 mil (cũng vậy) thì nhiễu chéo sẽ khoảng 8%. Nếu điều này được xác định là quá mức và một đường dẫn bảo vệ được thêm vào, điều đó sẽ liên quan đến những gì? Để tạo không gian cho đường dẫn bảo vệ, cần thêm một khoảng trống 5 mil và một đường dẫn 5 mil. Bây giờ, khoảng cách từ mép này sang mép kia là 15 mil thay vì 5 mil và nhiễu chéo ít hơn 1%. Không phải đường dẫn bảo vệ đã gây ra sự giảm này. Đó là do khoảng cách.

Nhược điểm khi thêm đường dẫn bảo vệ là: Điều này làm cho việc đặt đường dẫn trở nên khó khăn hơn nhiều. Đường dẫn bảo vệ không phải là một rào cản. Nó là một mạch cộng hưởng có thể tăng cường nhiễu chéo bằng cách tạo ra một bộ lọc thông dải.

Phương pháp thích hợp để kiểm soát nhiễu chéo trong việc đặt đường dẫn cạnh nhau chỉ là khoảng cách.

Hàng của “Ground” Vias

Một phương pháp được đề xuất bởi một số ghi chú ứng dụng và các chuyên gia là đặt các via “nối đất” ở cả hai bên của một đường dẫn “quyết định” để bảo vệ một đường truyền tín hiệu nhạy cảm. Loại quy tắc này không được đi kèm với bất kỳ bằng chứng nào chứng minh nó là hợp lệ. Nó cũng đi kèm với những câu trả lời mơ hồ khi được hỏi về số lượng via cần sử dụng và khoảng cách giữa chúng như thế nào. Nếu nó thực sự hữu ích và cần thiết, không một máy chủ hay bộ định tuyến nào mà chúng tôi thiết kế hàng ngày có thể tồn tại được, vì sẽ không có đủ không gian cho tất cả những via đó. Đây là một quy tắc vô lý và không nên được sử dụng. Một quan sát chung là các quy tắc thiết kế hợp lệ thường có bằng chứng rõ ràng. Quy tắc này thì không.

Phương pháp Kiểm Soát Crosstalk Ngược với Định Tuyến Trên-Dưới

Khi thực hiện định tuyến trên và dưới, nơi một đường truyền tín hiệu nằm ở một lớp và đường kia nằm ở lớp trên hoặc dưới, sự kết hợp được chi phối bởi trường điện giống như thể một tụ điện nhỏ đã được kết nối giữa hai đường truyền tín hiệu. Các hình dạng sóng được kết hợp có vẻ ngoài như vậy. Với các cạnh nhanh của logic hiện đại, lượng năng lượng được kết hợp tăng lên rất nhanh với sự chồng chéo giữa hai đường dẫn đến mức vượt quá giới hạn cho phép với các đoạn ngắn rất ngắn.

Cách duy nhất an toàn để kiểm soát nhiễu chéo với các lớp tín hiệu liền kề là bằng cách định tuyến các đường mạch trên một lớp theo hướng X và trên lớp khác theo hướng Y. Hầu hết các hệ thống bố trí PCB đều có khả năng chỉ định một lớp là X và lớp kia là Y để ngăn chặn sự chồng chéo này. Thật không may, nhiều hệ thống trong số đó sẽ vi phạm ràng buộc này từ thời gian này sang thời gian khác, vì vậy cần phải kiểm tra lại sau khi định tuyến để đảm bảo rằng quy tắc này đã được tuân theo.

Tính toán Nhiễu Chéo

Có nhiều quy tắc ngón tay cái được lan truyền về cách để khoảng cách giữa các đường mạch nhằm kiểm soát nhiễu chéo. Trong số đó có: ba lần chiều cao so với mặt phẳng gần nhất; hai lần chiều rộng của đường mạch và bốn lần chiều rộng của đường mạch. Những điều này nghe có vẻ tùy tiện và thực sự chúng là như vậy. Để xác định khoảng cách cần thiết, câu hỏi đầu tiên cần được trả lời là bao nhiêu nhiễu chéo là chấp nhận được? Điều này phụ thuộc vào một số yếu tố bao gồm việc đường mạch bị ảnh hưởng có chạy cạnh một đường mạch khác với biên độ cao hơn nhiều hay nó chạy cùng với một đường mạch khác có tín hiệu cùng biên độ.

Xác định Lượng Nhiễu Chấp Nhận Được

Trong tài liệu tham khảo số 2 ở cuối phần này có một chương về việc tạo quy tắc thiết kế sử dụng phân tích biên độ nhiễu. Trong phần này, nó chỉ ra rằng ngân sách nhiễu của một họ logic bị tiêu thụ bởi nhiều nguồn nhiễu. Đối với CMOS, có bốn nguồn nhiễu chính. Đó là: nhiễu chéo, phản xạ, dao động trên Vdd và Vdd và sự nảy lên của mặt đất trong các gói IC. Một khi lượng nhiễu từ ba nguồn cuối cùng được tính toán, số này sẽ được trừ đi từ biên độ nhiễu của họ logic để đến với lượng nhiễu chéo có thể chấp nhận được.

Phương pháp Phân tích để Xác định Nhiễu Chéo

Có các công cụ phân tích cho phép người ta tính toán nhiễu chéo sẽ phát sinh từ một hình dạng đề xuất giữa hai đường truyền. Hình 6 là một ảnh chụp màn hình trong Hyperlynx^® của một cặp đường truyền sẽ được sử dụng để tính toán nhiễu chéo cho một hình dạng đề xuất. Đó là hai mạch CMOS với mạch trên hoạt động và mạch dưới được đặt ở mức logic 0.

Hình 6. Sơ đồ Mạch được sử dụng để Tính toán Nhiễu Chéo

Hình 7 là màn hình hiển thị cách xác định khoảng cách giữa các đường dẫn cũng như chiều rộng và chiều cao của đường dẫn so với mặt phẳng. Cần lưu ý rằng chiều rộng của đường dẫn không ảnh hưởng đến hiện tượng nhiễu chéo, chỉ có khoảng cách từ mép này đến mép kia và chiều cao so với mặt phẳng gần nhất mới liên quan khi các đường truyền đã được định tuyến vượt qua "chiều dài quan trọng".

Hình 7. Màn hình Hiển thị Hình học của Cặp Đường dẫn Kết hợp trong Hình 6

Hình 8 là một tập hợp các dạng sóng kết quả khi đường dẫn được kích hoạt chuyển từ logic 1 sang logic 0. Dạng sóng màu đỏ là tín hiệu tại điểm lái trên đường dẫn được kích hoạt và dạng sóng màu tím là tín hiệu tại điểm nhận trên đường dẫn được kích hoạt. Dòng màu vàng phẳng là đầu ra của đường dẫn bị ảnh hưởng, đang ở logic 0 và dạng sóng có gợn trên nó là phần cuối của đường dẫn bị ảnh hưởng.

Hình 8. Dạng sóng Khi Đường dẫn Được Kích hoạt trong Hình 6 Chuyển Đổi

Tiếng ồn trên đường dây bị ảnh hưởng xuất hiện ở đầu "tiếp nhận" hoặc đầu nhận của đường dây bị ảnh hưởng và không phải là crosstalk ngược, cái mà nên xuất hiện ở đầu "ngược" của đường dây bị ảnh hưởng. Lý do cho điều này là đầu được kích của đường dây bị ảnh hưởng là một logic 0, tức là một mạch ngắn. Từ phần về đường truyền, người ta nhận thấy rằng mạch ngắn không hấp thụ năng lượng. Thay vào đó, chúng phản xạ nó dưới dạng một sóng dạng đảo ngược như đã được chỉ ra trong Hình 8. Quan sát thứ hai trong phần đường truyền là mạch mở cũng không hấp thụ năng lượng nhưng phản xạ nó trở lại gấp đôi, như trường hợp trong Hình 8.

Biên độ crosstalk trong Hình 8 khoảng 1 volt trên một đường tín hiệu 3.3 volt. Rõ ràng là quá lớn. Giải pháp là quay lại màn hình nơi thiết lập chiều cao và khoảng cách và điều chỉnh một hoặc cả hai cho đến khi crosstalk kết quả nằm trong phạm vi thiết kế. Một khi phân tích này đã được thực hiện, các quy tắc crosstalk kết quả sẽ chính xác và không phải là kết quả của một số quy tắc ngẫu nhiên.

TÀI LIỆU THAM KHẢO THIẾT KẾ TỐC ĐỘ CAO

• “90 Degree Corners, The Final Turn” Doug Brooks, et al, Printed Circuit Design, Tháng 1 năm 1998.
• TÍNH TOÁN TÍN HIỆU - ĐƠN GIẢN HÓA, Eric Bogatin, Prentice Hall, 2004.
• “Phản xạ và Nhiễu chéo trong Kết nối Mạch Logic,” John A DeFalco, IEEE Spectrum, Tháng 7 năm 1970.
• “Đúng từ Lần Đầu, một Sổ tay Thực hành về Thiết kế PCB và Hệ thống Tốc độ Cao, Tập 1 & 2,” Zasio và Ritchey, Speeding Edge 2003 và 2006.

Altium là một nền tảng phần mềm thiết kế PCB hàng đầu giúp bạn có được tất cả các công cụ cần thiết để thiết kế các bảng mạch in tốt nhất. Nhấn vào dùng thử miễn phí để tự mình thử nghiệm hoặc xem tập OnTrack Podcast với khách mời Lee Ritchey dưới đây.

Đăng ký và thử Altium 19 ngay hôm nay.