Sức Mạnh Điều Khiển—Thiết Kế Hệ Thống Cung Cấp Điện Thành Công

Trong ngành, yếu tố thiết kế gây ra nhiều vấn đề nhất chính là hệ thống cung cấp điện (PDS). Và, với tư cách là một công ty tư vấn, trong vài năm qua, đa số các vấn đề mà chúng tôi được yêu cầu giải quyết luôn tập trung vào các vấn đề liên quan đến PDS. Như đã đề cập trong blog trước của tôi về dấu vết bảo vệ và sự không hiệu quả của chúng, mỗi khi chúng tôi được yêu cầu giải quyết một vấn đề EMI, chúng tôi luôn kết thúc bằng việc sửa chữa PDS.

Bài viết này sẽ thảo luận về sự phát triển của các thách thức thiết kế PDS, nguyên nhân của chúng và các phương pháp được sử dụng để giảm thiểu. Phần hai của bài viết này, đề cập đến thiết kế PDS cho các ứng dụng công suất cực thấp.

Một Chút Lịch Sử và Rất Nhiều Vấn Đề

Đầu tiên, cần phải hiểu rõ: tất cả các PDS đều có cả độ tự cảm (biểu thị là Lp) và điện trở (biểu thị là Rp) nối tiếp với nơi dòng điện chảy qua. Ở dòng điện thấp, điện trở không gây ra vấn đề. Ở tần số thấp, độ tự cảm cũng không. Ngay khi bạn bắt đầu tăng tần số, độ tự cảm trở thành nguồn gốc chính của sự suy giảm.

Vậy, hãy lùi lại một chút để xem khi nào các vấn đề như độ tự cảm và điện trở trở nên đáng quan tâm. Quan trọng nhất, chúng ta có thể thấy "phép thuật đen" của thiết kế PDS bắt đầu xuất hiện từ khi nào.

Khi chúng ta bắt đầu sử dụng các bảng mạch hai mặt, thời gian tăng của các tín hiệu trên chúng đôi khi là hàng chục nanosecond. Nội dung tần số thực sự thấp và, kết quả là, các đường mạch trên bảng mạch không gây ra vấn đề. Tất cả nguồn điện được định tuyến bằng các đường mạch chứ không phải bằng các mặt phẳng. Bạn có thể đặt một tụ điện qua đường dẫn của mỗi IC, giữa +5 và mặt đất trên mỗi IC, và điều đó đã đủ tốt. Sau đó, công nghệ ECL (emitter coupled logic) xuất hiện.

Công nghệ ECL không bao giờ có thể hoạt động mà không có các mặt phẳng trên bảng mạch vì thời gian tăng của chúng dưới một nanosecond. Đây là lúc việc sử dụng các đường mạch cho phân phối nguồn điện trở nên không chấp nhận được. Vì thời gian tăng nhanh, bạn đơn giản không thể kết nối nguồn điện bằng các đường mạch. Độ tự cảm quá lớn. Vì vậy, ngay từ những ngày đầu của công nghệ ECL luôn có một cặp mặt phẳng nguồn. Các kỹ sư sử dụng công nghệ ECL trong thiết kế của họ hiểu điều này và sử dụng các mặt phẳng nguồn.

Bây giờ, chúng ta hãy chuyển sang TTL (transistor-to-transistor logic). Với TTL cơ bản, bạn có thể định tuyến nguồn điện bằng các đường mạch. Sau đó, ASTTL (Advanced Schottky TTL) xuất hiện. Nó nhanh như ECL nhưng các kỹ sư thiết kế sản phẩm với nó đã cố gắng sử dụng cùng một phương pháp họ đã sử dụng với TTL chậm và các mạch không ổn định. Kết quả là sự nhiễu điện từ đáng sợ. Mọi người đã thử sử dụng tụ điện .1 và .01 microfarad nhưng không hiệu quả. Và, đó là khi tất cả các quy tắc "phép thuật đen" bắt đầu xuất hiện.

Thực tế không có kỹ sư EMI nào trong lĩnh vực công cộng, và bởi vì các kỹ sư sử dụng TTL không hiểu những thứ như đường truyền tín hiệu, cung cấp nguồn điện và định tuyến tín hiệu nhanh nên họ đã gặp rắc rối thực sự. Một sản phẩm sẽ thất bại trong bài kiểm tra EMI và kỹ sư thiết kế sẽ hỏi người thực hiện bài kiểm tra nên làm gì về nó và kỹ sư kiểm tra (người không hiểu thiết kế PDS) sẽ trích dẫn điều gì đó mà người khác đã làm để cải thiện vấn đề và nó sẽ được ghi lại trên một danh sách và được truyền đi. Những danh sách này là nguồn gốc của các quy tắc "phép thuật đen".

Vai trò của Tụ điện trong Thiết kế PDS và Hơn thế nữa

Một trong những kết quả của các quy tắc "phép thuật đen" là khi đến lúc thiết kế một PDS, mọi người có xu hướng đặt nhiều tụ điện trên bảng mạch của họ trong nỗ lực sửa chữa các vấn đề PDS mà không thực sự hiểu cách những tụ điện đó hoạt động hoặc không hoạt động như thế nào. Đây là nơi khái niệm về tụ điện giảm nhiễu xuất phát. Trên thực tế, những tụ điện này không thực sự tách biệt bất cứ thứ gì. Thay vào đó, chúng cung cấp một nguồn điện tích cục bộ để hỗ trợ một sự kiện chuyển mạch.

Chúng được gọi một cách chính xác hơn là "xô coulomb" vì chúng lưu trữ coulomb điện tích được sử dụng để hỗ trợ các sự kiện chuyển mạch. (Coulomb là đơn vị của Hệ thống Đơn vị Quốc tế về điện tích. Đó là điện tích được vận chuyển bởi một dòng điện không đổi một ampere trong một giây). Nếu các tụ điện được sử dụng không phải là kích thước phù hợp hoặc không hoạt động ở các tần số liên quan, kết quả là sóng giả mạo trên Vdd. (Vdd là cực của nguồn điện kết nối với đầu thoát của một transistor MOS hoặc CMOS hoặc IC. Nó thường là đường ray tích cực nhất của nguồn điện). Một bài viết chi tiết về chủ đề này được trình bày trong bài viết của Lee Ritchey trên Altium Resource, "Win at Power Delivery System Design," đăng ngày 17 tháng 1, 2019).

Vào năm 1995, khoa EMC của Đại học Missouri, Rolla, (nay là Đại học Khoa học và Công nghệ Missouri) đã chứng minh rằng việc sử dụng tụ điện cổ điển để bỏ qua PDS không hiệu quả trong việc giải quyết các vấn đề EMI (xem Tài liệu tham khảo 2). (Trở kháng cao có nghĩa là dao động cao và tiềm năng EMI.) Hình 1 cho thấy ba đường cong trở kháng so với tần số thu được từ nghiên cứu đó.

Hình 1. Trở kháng PDS so với Tần số từ Bài báo UMR

Hình 1. Trở kháng PDS so với Tần số từ Bài báo UMR

Biểu đồ do IEEE và Todd Hubing cung cấp

Bản chất, tụ điện .1 và .01 microfarad đã cải thiện hiệu suất của hệ thống nguồn (giảm trở kháng của nó) cho đến khoảng 70MHZ. Từ 70MHZ trở đi, chúng làm cho trở kháng tồi tệ hơn và sau đó cuối cùng chúng không còn tác dụng gì nữa. Cụ thể, đó là do độ tự cảm nhiễu mắc nối tiếp với tụ điện khiến chúng trở nên vô dụng sau một tần số nhất định. Điều mà nghiên cứu này đã chỉ ra là cách duy nhất để kiểm soát trở kháng ở tần số cao (trên 100MHZ) là sử dụng dung lượng của mặt phẳng. Lượng dung lượng cần thiết có thể được xác định bằng cách xác định số lượng đường truyền cần được kích hoạt cùng một lúc. Trong việc chuyển đổi đường truyền, điện tích được chuyển từ nguồn cung cấp sang đường truyền. Từ đó, có thể xác định được thiết bị lưu trữ điện tích (hoặc thùng coulomb) cần phải lớn như thế nào.

Vì vậy, để có hoạt động ổn định và không có EMI, cần phải có một hệ thống phân phối nguồn (PDS) thực sự mạnh mẽ. Trong trường hợp này, mạnh mẽ có nghĩa là cung cấp dòng điện ở tần số rất cao (trên 100MHZ) và điều đó chỉ có thể đạt được với dung lượng của mặt phẳng. Một cách rõ ràng để tạo dung lượng mặt phẳng trên PCB là thêm hai lớp mặt phẳng cho mục đích đó. Những lớp mặt phẳng này có thể là vật liệu chuyên biệt như ZBC từ Sanmina hoặc các vật liệu khác được phát triển cho mục đích này. Mặt khác, khi một PCB có nhiều lớp mặt phẳng, chúng có thể được sắp xếp theo cách mà các cặp mặt phẳng đối diện nhau qua một miếng laminate hoặc prepreg. Bất kỳ phương pháp nào cũng đạt được kết quả mong muốn. Lợi ích của việc đặt các lớp mặt phẳng cạnh nhau so với việc sử dụng vật liệu chuyên biệt như ZBC là không làm tăng giá thành PCB do sử dụng vật liệu chuyên biệt.

Nhưng, bạn sẽ làm gì khi bạn có những tấm mạch nhỏ, như các tấm mạch bốn lớp trong Xbox, nơi không có đủ diện tích mạch để có dung lượng phẳng? Giải pháp duy nhất là chuyển dung lượng cao cấp vào gói IC và chính vi mạch. Trong nhiều thập kỷ, các công ty như AMD và Intel đã xây dựng dung lượng vào các bộ phận của họ vì phần lớn các bộ phận của họ được lắp vào các tấm mạch bốn lớp. Nhưng, cho đến khoảng bảy hoặc tám năm trước, các nhà cung cấp FPGA không xây dựng dung lượng vào các bộ phận của họ. Điều này dẫn đến việc xây dựng một số tấm mạch thất bại. Trong một số trường hợp, các công ty phải hoàn toàn tái thiết kế sản phẩm của họ, dẫn đến việc bỏ lỡ cơ hội sản phẩm và chi phí NRE cao. Trong các trường hợp khác, những công ty không thể chi trả cho việc tái thiết kế hoặc hoàn toàn bỏ lỡ cơ hội thị trường đơn giản là phá sản. May mắn thay, bây giờ, tất cả các nhà cung cấp FPGA lớn "hiểu" và đã xây dựng dung lượng vào các bộ phận của họ.

Thách thức lớn tiếp theo đã là tất cả các IC có một tỷ transistor và yêu cầu 100 ampere ở .9 volt. Do đó, thách thức đã là cung cấp dòng điện rất cao ở điện áp rất thấp nơi mà không có nhiều dung sai cho sự sụt giảm điện áp. Điều này có nghĩa là cần phải giải quyết vấn đề về điện trở trở lại trong bức tranh. Điều này đã được thực hiện bằng cách giảm số lượng lớp tín hiệu trong một stackup và thay thế chúng bằng các mặt đất phụ thêm. Ví dụ, trong một bo mạch 22 lớp được xây dựng cho một sản phẩm giám sát mạng tốc độ cao, bốn lớp giữa trở thành các mặt đất Vdd và mặt đất một ounce được đặt song song.

Nhưng, bây giờ, thậm chí thay đổi stackup cũng không đủ. Ngoài việc xem xét điện áp đầu cuối tại đầu ra của nguồn cung cấp điện, cần phải bù đắp cho sự sụt giảm điện áp xảy ra sau đó. Đối với những dòng điện rất cao này, có hai dây cảm biến là một phần của vòng lặp phản hồi. Một dây đi đến cực mặt đất và dây kia đi đến cực Vdd. Những dây cảm biến này không được kết nối tại đầu ra của nguồn cung cấp điện. Thay vào đó, chúng được dẫn qua một vài chân kết nối chuyên dụng trên

Vdd và mặt đất bên trong gói IC để điện áp được cảm nhận tại silicon chứ không phải tại bảng mạch. Người thiết kế IC phải cung cấp một chân duy nhất được cô lập khỏi các mặt phẳng Vdd và mặt đất trong gói. Một nhà cung cấp gọi chúng là “lỗ nhòm” vì chúng cho phép bạn vào và đo lường những gì xảy ra tại die.

Ngày nay, không hiếm khi có hai hoặc ba tỷ transistor trên một chip. Mục tiêu bây giờ không phải là chen chúc nhiều transistor lên một chip, mà là làm cho chúng nhanh hơn. Đây là công nghệ FinFET, nơi một MOSFET được xây dựng trên một nền tảng mà cổng được đặt trên hai, ba hoặc bốn mặt của kênh hoặc được bao quanh kênh tạo thành một cấu trúc cổng kép. Trong kiến trúc này, bạn có các cổng rất hẹp 14nm và kênh đứng lên hai bên. Đây là cách các nhà sản xuất chip đạt được những kích thước rất nhỏ này. Đây cũng là lý do tại sao điện áp phải giảm vì độ dày của oxit đến mức chúng không thể chịu được điện áp rất cao và có sự đứt gãy giữa nguồn và cống. Đây là công nghệ đang thúc đẩy 56Gbps—rất nhiều transistor trong kích thước rất nhỏ với các lớp oxit rất mỏng. Tất cả đều về hiệu suất và làm cho mọi thứ chuyển mạch nhanh hơn.

Tóm tắt

Trong suốt lịch sử thiết kế PDS, chúng ta đã đi từ việc không cần quan tâm đến cả điện trở lẫn cảm kháng, đến việc phải quan tâm đến điện trở và sau đó là cảm kháng, và giờ đây lại phải quan tâm đến điện trở một lần nữa. Phương pháp ghim trên chip giải quyết vấn đề về điện trở và các nhà sản xuất chip đã cung cấp điều đó trong bảy hoặc tám năm qua. Họ biết rằng họ phải chịu trách nhiệm về các vấn đề PDS bên trong gói. Tuy nhiên, như hầu hết các khía cạnh của công nghệ của chúng ta, việc yêu cầu các nhà cung cấp IC cung cấp một bảng mẫu thử nghiệm cho thấy IC hoạt động như thế nào theo cách bạn cần trước khi cam kết silicon vào bảng mạch của bạn là một ý tưởng tốt.

Tham khảo

1. Ritchey, Lee W. và Zasio, John J., “Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volumes 1 and 2.” 2. Hubing, Todd, etal, “PWB Power Structures: Theory and Design,” Đại học Missouri, Rolla, tháng 11 năm 1999.

Bạn muốn tìm hiểu thêm về cách Altium có thể giúp bạn với thiết kế PCB tiếp theo của mình không? Hãy nói chuyện với một chuyên gia tại Altium.