Khi bạn có một chiếc đồng hồ cơ, việc chuyển giờ sang giờ mùa hè có thể gây ra hỗn loạn trong cuộc sống cá nhân và công việc của bạn. Bạn có thể thức dậy mà không nhận ra rằng mình đã lệch lịch trình một giờ. Không ai muốn thừa nhận rằng họ đã trở thành nạn nhân của việc chuyển giờ mùa hè, và toàn bộ lịch trình của bạn phải được đồng bộ lại khi điều này xảy ra.
Việc đồng bộ hóa đồng hồ và các thành phần điện tử của bạn là rất quan trọng trong thiết kế PCB tốc độ cao. Các ứng dụng như định tuyến dấu vết bus, bộ nhớ DDR hiệu suất cao, và bất kỳ mạch tốc độ cao nào nói chung, đều yêu cầu sự chính xác trong việc định thời gian của tín hiệu và xung đồng hồ. Độ trễ truyền trong các cổng logic, như cổng xor hoặc cổng NAND, có thể làm hỏng dữ liệu và đặt các thành phần quan trọng không đồng bộ với đồng hồ hệ thống. Ngoài ra, thời gian thiết lập và giữ yêu cầu việc định tuyến chính xác của đường dẫn đồng hồ và tín hiệu. Nếu bất kỳ điện áp cung cấp nào bị giữ lại với độ trễ cổng hay tương tự, bất kỳ mạch tích hợp nào cũng có thể gặp sự cố. Nhưng độ trễ truyền trong điện tử số là gì?
Độ trễ lan truyền trong các cổng logic thường được hiểu là thời gian tăng hoặc giảm trong các cổng logic. Đây là thời gian mà một cổng logic mất để thay đổi trạng thái đầu ra dựa trên sự thay đổi của trạng thái đầu vào. Điều này xảy ra do điện dung nội tại trong cổng logic. Trong quá khứ, khi tốc độ đồng hồ và truyền dữ liệu chậm hơn, độ trễ lan truyền thường không gây ra vấn đề lớn trong mạch số vì thời gian tăng và giảm tương đối nhanh hơn.
Ngày nay, tình hình không còn thuận lợi như vậy. Mạch tốc độ cao có thể có tần số đồng hồ tương đương với độ trễ lan truyền trong điện tử số. Kết quả là dữ liệu di chuyển trong hệ thống có thể không đồng bộ với đồng hồ, chẳng hạn như từ độ trễ lan truyền của cổng logic, điều này có thể gây hỏng thiết bị của bạn. Các thành phần có thể không hoạt động như thiết kế do sự không khớp này. Độ trễ lan truyền của cổng logic, hoặc bất kỳ loại độ trễ lan truyền nào khác trong bất kỳ mạch nào, cũng có thể gây hỏng dữ liệu trong các ứng dụng cần nhiều dữ liệu.
Lấy ví dụ, xem xét một flip-flop cạnh lên được cấu hình để chuyển đổi trạng thái ở xung đồng hồ tiếp theo. Khi cạnh lên của xung đồng hồ xuất hiện, trạng thái đầu ra sẽ bắt đầu chuyển đổi. Nhưng trạng thái đầu ra không chuyển đổi ngay lập tức. Thay vào đó, trạng thái đầu ra mất một khoảng thời gian để tăng từ 0 lên 1, hoặc ngược lại. Điều này có nghĩa là xung đầu ra và xung đồng hồ phía sau flip-flop có khả năng không đồng bộ.
Độ trễ lan truyền có thể được đo bằng máy hiện sóng
Rõ ràng, bạn không thể tăng tốc độ của tín hiệu đồng hồ trong một hệ thống số, cũng như bạn không thể tăng tốc độ chọn lọc các xung đồng hồ ở các phần khác nhau của PCB của mình. Nhưng bạn có thể trì hoãn sự xuất hiện của các tín hiệu khác nhau trong thiết bị của mình bằng cách điều chỉnh độ dài của các đường dẫn. Thêm một phần mở rộng nhỏ có thể trì hoãn một xung đủ lâu để đưa các tín hiệu của bạn trở lại trạng thái đồng bộ. Trì hoãn đường dẫn đồng hồ chỉ một chút sẽ cho IC của bạn thời gian để ổn định vào trạng thái phù hợp và vẫn duy trì sự đồng bộ.
Việc bồi thường đúng cách cũng đòi hỏi phải tính toán độ lệch thời gian của bộ đếm giữa các thành phần khác nhau trên PCB của bạn. Có khả năng, PCB của bạn hoạt động dựa trên một bộ đếm toàn cầu cung cấp trực tiếp cho các thành phần khác nhau. Tùy thuộc vào cách các đường dẫn phân nhánh đến các thành phần khác nhau, độ lệch thời gian của bộ đếm có thể tích tụ, đòi hỏi thời gian chuẩn bị và giữ lâu hơn để đồng bộ hóa xung đồng hồ và xung tín hiệu.
Một phương pháp có thể cho tín hiệu của bạn đủ thời gian để đạt đến mức đầy đủ trước xung đồng hồ tiếp theo là làm cho đường dẫn đồng hồ của bạn uốn lượn tại một số điểm trên PCB của bạn. Một uốn lượn hình rắn có thể cho xung đồng hồ của bạn đúng độ trễ cần thiết. Các đường dẫn khác biệt phải được uốn lượn cùng nhau và phải duy trì sự ghép nối chặt chẽ.
Cho các thiết bị của bạn những đường dẫn mà chúng cần để phát triển
Vậy bạn làm thế nào để chọn đường dẫn nào để uốn lượn? Bồi thường nên được áp dụng cho các đường dẫn trong mỗi mạng. Đầu tiên, tìm độ dài đường dẫn tín hiệu dài nhất trong một mạng, và uốn lượn các đường dẫn còn lại sao cho các tín hiệu được đồng bộ hóa trên tất cả các đường dẫn. Cuối cùng, điều chỉnh độ dài của đường dẫn đồng hồ kết nối với các thành phần trong mạng này. Trì hoãn xung đồng hồ chỉ đủ thời gian để các IC có thể tăng lên đến điện áp đầy đủ.
Độ trễ dòng và độ trễ truyền trong điện tử số đôi khi được sử dụng thay thế cho nhau. Độ trễ dòng có mối quan hệ quan trọng với độ trễ truyền và có thể tạo ra vấn đề truyền tín hiệu dưới một số điều kiện nhất định. Cụ thể, thời gian tăng hoặc giảm của tín hiệu đầu ra nên được so sánh với độ trễ dòng trên đường dẫn đầu ra. Khi chiều dài đường dẫn dài, tín hiệu đầu ra di chuyển như một xung điện di động và có thể bị phản xạ tại một sự không khớp trở kháng.
Đường dẫn tín hiệu phải được xử lý như các đường truyền tín hiệu dưới một số điều kiện nhất định. Một quy tắc thông thường trong ngành là kết thúc đường dẫn tín hiệu đầu ra từ một IC logic khi độ trễ dòng một chiều của đường dẫn PCB bằng hoặc lớn hơn một nửa thời gian tăng/giảm tín hiệu (bất kể cạnh nào nhanh hơn).
Điều này có nghĩa là bạn có thể thoát khỏi sự không khớp trở kháng miễn là đường dẫn tín hiệu mạch đủ ngắn. Khi đường dẫn ngắn, tín hiệu tăng lên đến mức điện áp đầy đủ và điện áp đầu ra được áp dụng trên toàn bộ đường dẫn. Thay vì một xung điện di động, tín hiệu tồn tại như một điện áp không đổi tạm thời giữa hai điểm và không có sự phản xạ tín hiệu.
Một phần mềm thiết kế bố trí PCB tuyệt vời như Altium Designer® giúp bạn dễ dàng lên kế hoạch cho mạch cơ bản tiếp theo hoặc thiết kế tốc độ cao phức tạp. Thư viện linh kiện tích hợp và công cụ ActiveRoute® có thể giúp bạn tránh được các vấn đề từ độ trễ lan truyền trong các cổng logic.
Nếu bạn quan tâm đến việc tìm hiểu Altium Designer có thể giúp bạn xây dựng thiết bị tốc độ cao tiếp theo như thế nào, hãy nói chuyện với một chuyên gia Altium Designer ngày hôm nay.