


問題のあるPDNにおける10項目の兆候



パワーインテグリティとは

「DCパワーインテグリティ」という言葉をそのまま受け取ると、ごく単純なトピックのように思われます。実際は、PCB上の各コンポーネントに、必要に応じて必要な電力（電流および電圧）を確実に供給する必要があるだけです。ですが、それはほんの表面的なことです。新たな現実はまだ少し複雑です。ピッチの細かいデバイスパッケージを扱う仕事を始めると、前述のデバイスの製造上の制約や電力要件が、ほとんど容認されないものです。全ての電源ピンに必要な電流を得ることが難しいばかりでなく、複数の電源電圧を扱うことになります。つまり、レイヤー数の多いPCBが必要である場合以外は、さまざまなスプリットプレーンを通じてデバイスへの電力を得る必要があります。そしてそこにトラブルが発生するのです。

適切な電源分配ネットワーク（PDN）を計画し、設計する必要があります。多くの設計者にとって、PDNはPCB設計プロセスにおいて異質でやっかいな部分です。実際のPDN構築はかなり要求が厳しく、特殊なトレーニングや経験を要する可能性があるため、まさにそのように言えます。一方で、電源分配ネットワークのパフォーマンスの最適化はそれほど複雑ではありません。実際、PDNの最適化の基本目標は、各負荷に対して十分な電流および電圧を供給して動作要件を満たすという、PCB設計プロセスと同じくらい単純なものである可能性があります。各電源と対応する負荷の間に十分な金属を確保することは、PDNのパフォーマンスに関してPCBで最も重要な点です。

今やパワーインテグリティは目新しい問題ではありません。実際のところ長らくよく耳にする話題でしたが、真剣な問題として取り上げられるようになったのはここ数年のことです。主な原因は、基板がますます小型化していることです。ウェアラブルがよい例です。スマートウォッチは、ワイヤレス接続、バッテリー、画面の全てが小さなパッケージに組み込まれた小型コンピューターを手首に装着するものです。これは信じられないことです！

ますます小型化する製品を探索することで、電源の電圧許容差がより厳しくなる一方、より大きな電流が流れるコンポーネントの密度は高くなります。そして、全ての操作段階でそれらのコンポーネントに適切な電力を供給できる必要があります。

何が問題か

パワーインテグリティの問題は単純で、コンポーネントが必要に応じて必要な電力を得ることができない状況になることです。この問題を解決することが本当にそれほど難しいのでしょうか？ 銅箔やビアを追加すれば解決します。ただしビアや銅箔の追加は問題解決には役立つかもしれませんが、いつでもできるわけではありません。

銅箔に関して言えば、温度であれ電圧であれ発生する可能性のある問題に対処するため、基板へ銅箔をできるだけ大量に塗布したいと思うかもしれませんが、そのような時代は終わりました。サーバーの設計ですら非常に高密度になり、基板面積は、過度に保守的な設計慣習によって無駄使いできない貴重な要素になっています。電源供給用の金属は全て「不可欠」であり、レイヤーを追加したり基板サイズを大きくする余裕はありません。これは、今日特にIoTやウェアラブルに当てはまり、従うべきフォームファクターになっています。

「必要な」銅箔のみの追加は、基板のコストを削減して予算内に収めるためだけでなく、基板の機能性や信頼性のためでもあります。使用されていない、あるいは必要のない銅箔がどのような問題になるのか、疑問をお持ちになるかもしれません。やみくもに流し込まれた銅箔が、基板の不具合の原因として知られる島や半島形状の銅箔になる可能性があることを考えてみてください。島や半島形状の銅箔は、特定の共振周波数のアンテナの役割を果たすことで不具合を引き起こします。また、これらの共振周波数を再現するための条件を満たすことは非常に難しいので、トラブルシューティングはほぼ不可能です。多くの場合、基板の設計を変更することになります。

その他で注意すべきことは、過剰なビアです。ビアの数にもサイズにも気をつけてください。ビアを追加する場合は、必要な銅箔プレーンに穴を開けないでください。また、ビアの追加は、信号層の貴重な面積を狭くし、基板の配線を難しくするので、基板全体の銅箔のバランスが取れていることを確認してください。それが済んだら、危険なゲームを開始してください。ただし、繰り返しますが、これは仕事の一環なので必要に応じてバランスを見つめる必要があります。

バランスを見つける際、IPC-2152を参照しようとするかもしれません。悪いことではありませんが、最初で最後の情報源としてIPC-2152を使用することはお勧めしません。IPC-2152を参照すると、最悪の状況に備えた最低限の事項（幅、厚みなど）を定義しているだけであることにお気づきになるはずです。IPCの基準に準拠し、それでも筐体に収納が可能であれば、それはすばらしい設計ですが、ベストプラクティスではありません。IPC-2152に準拠すると、設計が必要以上に複雑になります。厚過ぎる銅箔と大き過ぎるビアが過剰に追加されます。

IPC-2152はいつでも使える優れたツールであり、効率的な電源供給の設計には有効ですが、むやみに適用すべきではありません。パワーインテグリティツールとともにIPC-2152をもっと慎重に使用すれば、電力配電回路網の面積を削減しながら、製造に向けて安全に設計を進めることができます。

兆候

問題のあるPDNは、多くの方法でその兆候を示します。それらの問題を探そうとしている時、容易にそれを再現できない場合があります。アセンブリでこれらの問題に遭遇する場合、パワーインテグリティーに問題がある可能性があります。

1. CPUが突然リセットされたり、使用率の高いスレッドの実行される場合。
2. メモリーデバイスが、内容の保存/破棄テストを続けて失敗する場合。
3. アナログ初期回路が不規則に不正確な動作をしたり、設計仕様から外れている場合。
4. CPUまたはFPGAデバイスが致命的なエラーを起こす場合。
5. FPGAの構成が、電源投入中に破損する場合。
6. PCBのビアが、多数の使用サイクル後または初めての電源投入時に、オープン回路になる場合。
7. 製造されたPCBの共通の場所で高熱が発生する場合。
8. PCBの共通の場所で層間剥離が発生する場合。
9. 配線またはポリゴンネックダウンが溶解している場合。
10. ラミネートまたはソルダーマスクの材料が、PCBの一部の領域で変色している場合。

これらの兆候は、DCパワーインテグリティーの問題に関する2つの広義のカテゴリーに分類されます。例えば、項目1～5は基板全体の過渡電圧降下によって引き起こされる、より好ましくない誤動作です。場合によってはデカップリングの改善によって解決できますが、DCに関する場合、設計は銅箔の追加によってのみ改善されます。項目6～10は、電流密度が一定間隔で温度上昇の安全限度を超える場合、より深刻なパワーインテグリティーの問題になります。基板が局所過熱の影響を受けているか、銅箔が完全に溶解しています。

試作前のこのような問題を回避するため、前述のIPC-2152の導体サイズ表のような便利なツールがあります。繰り返しますが、IPC-2152に従って設計を開始することは悪くありませんが、本当に今日の製品に最適な設計を行いたいと考えるのであれば、PCB設計時に、統合されたパワーインテグリティーツールを使用する必要があります。幸いなことに、まさにそれを目的としたツールが存在します。このようにしてこれらの問題を試作する前に修正することで、時間やお金だけでなく、おそらく手間も節約できます。