Usando terminaciones para controlar reflexiones

En un artículo anterior de dos partes, discutí reflexiones, sus orígenes y qué le hacen a una señal usando como ejemplo un circuito CMOS de 5V no terminado típico. Como se mencionó anteriormente, esta información se aplica a cualquier familia lógica. Este artículo se centrará en cómo se pueden controlar las reflexiones mediante el uso de diferentes terminaciones. Incluida en esta discusión estará una descripción de las propiedades de esas terminaciones y cuáles funcionan mejor en implementaciones de diseño específicas.

Una Breve Visión General

En el artículo mencionado anteriormente, se discutieron las reflexiones y su comportamiento en una línea de transmisión. En esencia, se demostró que la energía electromagnética que viaja por una línea de transmisión se reflejará a lo largo de esa línea a menos que sea absorbida. Los dos tipos de reflexiones—sobrepico o subpico—fueron discutidos, y se proporcionaron datos que mostraron que el subpico es el principal problema de preocupación.

Solo para revisar, en la parte superior de la Figura 1, hay un circuito CMOS de 5V no terminado que conduce una línea de transmisión de 50 ohmios.

Este circuito es lo suficientemente rápido como para que la energía reflejada en esta línea cause que el voltaje que aparece en la entrada a la carga sea el doble del nivel de voltaje que comenzó a bajar por la línea de transmisión. Durante este proceso, el doblamiento superó el voltaje máximo permitido de “1” de +5.7 voltios.

La parte inferior de la Figura 1 muestra tanto los bordes ascendentes como los descendentes del circuito de muestra. El borde descendente también se duplica y baja más de 2 voltios por debajo del suelo, lo que supera el límite de voltaje de -0.7V.
Las dos líneas horizontales muestran la oscilación máxima de señal permitida. 

La razón de los voltajes excesivos es que el tamaño de la señal que comenzó a bajar por la línea de transmisión era demasiado grande. Cuando se duplicó, el voltaje resultante fue demasiado grande. El valor del voltaje que comenzó a bajar por la línea de transmisión está determinado por el divisor de voltaje formado por la impedancia de salida del controlador y la impedancia de la línea de transmisión como se muestra en la Figura 2.

Terminaciones en Serie y Paralelo

Hay algo que se puede hacer para que las dos impedancias en el circuito equivalente mencionado sean del mismo tamaño. Para lograr esto, la señal de inicio de 5 voltios se dividirá a la mitad y la señal que comienza a bajar por la línea será de 2.5 voltios, que es precisamente lo que se necesita. La Figura 3 muestra cómo se hace esto. 

La relación del divisor se ajusta agregando una resistencia de 25 ohmios a la salida del controlador. Este es un ejemplo de una terminación en serie. 

Como antes, la señal de 2.5V viajó por la línea de transmisión llegando a un circuito abierto. Este circuito abierto no absorbió la energía en el campo EM. En el viaje de ida, la capacitancia parásita de la línea de transmisión se cargó a V/2 o +2.5 voltios. En el viaje de vuelta, la capacitancia parásita se cargó completamente hasta +5 voltios. Cuando el campo EM llegó de vuelta a la fuente, se encontró con el circuito equivalente mostrado en la Figura 4.

En la Figura 4, Zout es 25 y Zst (terminador en serie) es 25 ohmios, sumando un total de 50 ohmios, y la fuente de voltaje es un cortocircuito. La impedancia de la línea de transmisión es de 50 ohmios. El efecto es proporcionar una transmisión perfecta. La terminación de 50 ohmios absorbe toda la energía en el campo EM de retorno, por lo que no hay reflexión. Esto significa que el circuito es estable a +5 voltios. Cuando la señal cambia de un 1 lógico a un 0 lógico, ocurren los mismos eventos. La carga recibe una onda cuadrada que se pretendía, y no se ha violado la calificación de voltaje de entrada del componente.

Por lo tanto, se dice que el circuito en la Figura 3 ha sido "terminado en serie". El conmutado resultante a menudo se refiere como conmutación por onda reflejada porque los datos se vuelven correctos a lo largo de la línea solo cuando la onda reflejada pasa de regreso hacia la fuente. Como se puede ver, la forma de onda de voltaje en cada extremo de la línea es diferente. Solo el extremo de carga de la línea tiene niveles lógicos válidos en todo momento. En cualquier punto entre el controlador y la carga, los niveles de voltaje están a medio camino entre un 1 y un 0 durante algún período de tiempo. Este es un estado lógico inválido. Como tal, cargas sensibles a los bordes, como las entradas de reloj, no pueden ubicarse en ningún lugar excepto en el extremo de la línea más alejado del controlador.

La conmutación por onda reflejada en la Figura 3 es la base para el bus PCI. Es el método de menor potencia para realizar señalización de alta velocidad. Sin embargo, hay limitaciones cuando se utiliza para un bus como el PCI. La limitación es la duración de los dos niveles de voltaje de referencia mientras la señal realiza un viaje redondo en el bus.
Hasta que este "tiempo muerto" transcurre, no se pueden realizar operaciones lógicas. Esta es la razón por la cual el bus PCI original de 33 MHz tenía una limitación de ancho de banda. La cantidad de rendimiento rápido de CPU que estaba disponible para el usuario era limitada. Al bus PCI original de 33 MHz se le permitía tener una longitud de 30 pulgadas. El retraso de ida y vuelta en tal bus era de 10 nanosegundos. El tiempo total en un período de reloj es solo de 30 nanosegundos. En cada borde de conmutación, se consumen 10 nanosegundos como tiempo muerto. Esto deja solo 10 nanosegundos para los dos niveles lógicos. Aumentar la frecuencia del reloj no reduce el tiempo muerto. Solo reduce el tiempo "bueno" de los datos.

Evolutionamos de buses PCI de 33 MHz a sistemas de bus de 66 MHz y 100 MHz. Esto es posible debido a lo siguiente:

• La especificación del bus PCI de 66 MHz establece que la longitud máxima del bus no puede exceder las 9 pulgadas. El retraso de ida y vuelta de esta longitud de bus es de 3 nanosegundos. De este período de reloj de 15 nanosegundos, solo 6 nanosegundos se utilizan como tiempo muerto, quedan 9 nanosegundos para operaciones lógicas. Esto es suficiente para acomodar las necesidades de conmutación.
• El bus PCI de 100 MHz tiene un período de reloj de solo 10 nanosegundos. Para que esto funcione, la longitud del bus está restringida a 5 pulgadas o un retraso de ida y vuelta de 3 nanosegundos.

La discusión anterior plantea algunos puntos interesantes. Para usar lógica terminada en serie en un sistema organizado por bus, es necesario reducir el tamaño del sistema a medida que aumenta la frecuencia del reloj. Esto minimiza el tiempo muerto. A frecuencias de reloj superiores a 100 MHz, se vuelve difícil construir sistemas significativos de este tipo. Entonces, ¿cómo es posible que los supercomputadores con frecuencias de reloj superiores a un GHz funcionen?
Si asumimos que la energía EM es absorbida en el extremo de carga de la línea colocando una terminación allí como se muestra en la Figura 5, los eventos en la primera parte de las operaciones son los mismos que todos los ejemplos anteriores. 

Los +3.3 voltios de voltaje de banco se lanzan por la línea de transmisión como la señal. 2 nanosegundos más tarde, el campo EM llega al extremo de carga de la línea. La Figura 6 muestra esto para ambos bordes, el de subida y el de bajada. Hay las mismas formas de onda en todos los puntos a lo largo de la línea de transmisión. No parece que haya estados lógicos ilegales o reflexiones. 

Lamentablemente, debido a que este es un circuito CMOS de 5 voltios, el mínimo lógico 1 para esta familia es de +4.2 voltios. El lógico 1 en la Figura 6 no alcanza este nivel. Aunque no hay reflejos, el circuito no funcionará, por lo que se debe hacer algo para elevar el nivel del lógico 1. El divisor formado por la impedancia de salida y la impedancia de línea establece el nivel del lógico 1. Uno de estos factores necesita cambiar. Es difícil cambiar las impedancias de línea lo suficiente como para remediar este problema, por lo que se necesita reducir la impedancia de salida del controlador. La Figura 7 ilustra esto. 

Se ha localizado un nuevo controlador con una impedancia de salida de 5 ohmios. Esta vez el circuito cuenta con un controlador CMOS de 3.3 voltios. Como se puede observar, el voltaje en el banco, que es el lógico 1, es 10/11 de V o 3 voltios. Este es un nivel lógico 1 adecuado para este circuito. Se han cumplido todas las condiciones y no hay estados lógicos ilegales. Además, se puede colocar una carga en cualquier punto a lo largo de una línea de transmisión con la seguridad de que siempre verá una señal lógica adecuada. Esto se llama terminación paralela. Es el método de terminación utilizado para todas las rutas lógicas de muy alta velocidad. Sin embargo, este protocolo de señalización también tiene sus desventajas en términos de consumo de energía. Con el cambio de señal de 3.3 voltios, la potencia por línea de señal se acerca a 1/5 de vatio, lo cual es demasiado alto para ser utilizado en sistemas prácticos. Debido a esto, los cambios de señal de todas las familias lógicas destinadas a ser implementadas para la terminación paralela son pequeños. Por ejemplo, los cambios de señal de ECL son aproximadamente de 1 voltio; los cambios de señal de GTL son 800 milivoltios y los cambios de señal de LVDS son 400 milivoltios.

Las anteriores familias de lógica de bajo nivel funcionan muy bien a altas velocidades. Sin embargo, debido a los pequeños cambios de señal, no tienen un margen de ruido muy grande. Como resultado, la gestión del ruido se convierte en una parte muy importante del proceso de diseño. Esto es especialmente cierto cuando hay un sistema de lógica mixta que contiene circuitos CMOS de 3.3 voltios o 5 voltios.

Es importante recordar que cuando se utiliza una terminación paralela, el voltaje de referencia es el voltaje lógico 1. Para crear un voltaje lógico 1 que sea lo suficientemente grande para un funcionamiento adecuado, la impedancia de salida del controlador debe ser mucho menor que la impedancia de la línea.

Otros Tipos de Terminaciones

Además de las terminaciones en serie y paralelas, a veces se ofrecen otras terminaciones como soluciones a las reflexiones. Estas terminaciones incluyen:

• Terminaciones AC.
• Terminaciones de Diodo.
• Terminaciones de Thevenin.

1. Redes de Thevenin como pull ups o pull downs.

• Terminaciones en Serie y Paralelo utilizadas en la misma red.

Estas terminaciones y su validez tecnológica, o falta de ella, se examinan a continuación.

Las terminaciones AC a veces se sugieren como una forma de controlar el doblamiento de voltaje en el extremo abierto de una línea de transmisión. Una terminación AC conecta la resistencia de terminación paralela al final de una red con un pequeño capacitor. El objetivo de este enfoque es proporcionar la terminación durante los momentos en que los bordes están cambiando y desconectarla cuando los niveles lógicos están en "estado estacionario". Este método se ideó originalmente cuando los bordes TTL se volvieron lo suficientemente rápidos como para superar ¼ TEL (longitud eléctrica transicional) y causaron voltajes excesivos en las entradas de las puertas. Cuando una terminación AC se adjunta al final de una red, el resultado es un borde ascendente o descendente que tiene una constante de tiempo RC que efectivamente ralentiza el borde mientras limita el sobrepaso. Si la degradación del borde es aceptable, una terminación AC podría ser la manera de lidiar con bordes rápidos.

En la Figura 8, la parte superior de la figura muestra el mismo circuito contenido en la Figura 1 pero con una terminación AC. 

Como se puede ver, cuando el valor de la resistencia y el capacitor se elige de tal manera que el sobrepaso no excede Vdd +0.7 voltios, la señal comienza a parecerse a una onda senoidal y los bordes ya no son agudos.

Si la frecuencia del reloj se incrementa mucho más allá de los 66 MHz en este ejemplo, no solo la forma de onda se vuelve más parecida a una onda senoidal en lugar de una onda cuadrada, sino que también deja de ser capaz de mantener la oscilación de señal requerida. Este problema ocurre al intentar usar una terminación AC con arreglos de DRAM. No es una metodología bien comportada a altas tasas de reloj y debería considerarse solo como una solución "parche" para un circuito que debería haber sido diseñado desde el principio con una verdadera terminación en serie o paralelo.

Las terminaciones con diodos en el extremo receptor de una línea de transmisión en lugar de una terminación con resistencia son
otro ejemplo de un enfoque parche. En lugar de diseñar líneas de transmisión con terminaciones adecuadas que prevengan que el sobrepaso se vuelva excesivo, se adjunta un par de diodos entre la línea de señal y los dos rieles de alimentación y están orientados de tal manera que cuando el sobrepaso excede Vdd, un diodo se activa como un limitador. Esto se muestra en la Figura 9.

Cuando el sobrepaso intenta bajar por debajo de Vss (fuente de alimentación de voltaje), el otro diodo se activa como un limitador. Esto funciona, sin embargo, los diodos deben ser diodos Schottky para que se activen lo suficientemente rápido. Además, el costo por línea de este enfoque particular es bastante alto.

Las terminaciones paralelas descritas hasta ahora han estado conectadas a tierra. Esto es una tierra simbólica ya que las terminaciones paralelas reales siempre se conectan a un voltaje de terminador especial no a tierra, Vdd (Voltaje de drenaje) o Vee (Voltaje de emisor). En el caso de ECL, que opera entre tierra y -5.2 voltios, las resistencias de terminación están conectadas a una fuente especial de Vtt (Voltaje de terminación) que es de -2.0 voltios. Las terminaciones GTL se conectan a +1.2 voltios mientras que las terminaciones paralelas para CMOS de 2.2 voltios se conectan a +1.1 voltios.

Cuando se utilizan las familias lógicas mencionadas anteriormente, es necesario agregar una fuente de alimentación y un plano de potencia para suministrar los voltajes de terminador necesarios. Si solo hay unos pocos circuitos que necesitan terminaciones paralelas, como es el caso cuando se usa PECL para una interfaz con un transceptor, esto equivale a un gran gasto para solo unas pocas líneas.

Otro enfoque para este problema es usar una red de dos resistencias para emular la impedancia del terminador y el voltaje del terminador. Esto se conoce como un equivalente de Thevenin y se muestra en la Figura 10.

Para determinar los valores de las resistencias necesarias para crear el voltaje y la impedancia equivalentes, es necesario resolver las dos ecuaciones presentadas en esta figura. Aquí, Vcc es el voltaje de una fuente de alimentación conectada al terminal colector de un transistor bipolar. Vt es el transformador de voltaje.

Se puede utilizar una red de Thevenin para crear un tirador hacia arriba a algún voltaje distinto de Vdd o un tirador hacia abajo a algún voltaje distinto de tierra. Un ejemplo de esto es la red de resistencias en un plano posterior del bus VME.
La figura 11 es un ejemplo de una red de tirador hacia arriba. 

Una salida TTL tiene una salida asimétrica. La impedancia de la salida cuando cambia de 1 a 0 es mucho menor que cuando cambia de 0 a 1. Debido a esta falta de simetría, el tiempo de subida puede ser demasiado lento para satisfacer los márgenes de tiempo. Agregar un tirador hacia arriba a +3V, que es el máximo 1 para TTL, proporciona más potencia para cargar la línea. Esto produce un borde de subida mejorado mientras que el borde de bajada solo se degrada moderadamente.

La tabla 1 muestra todas las formas de terminar una línea de transmisión y sus características operativas específicas.

La figura 12 muestra la ubicación de cada terminación en una red.

Aunque en la Tabla 1 se enumeran cinco tipos de terminaciones, solo tres de ellas son realmente útiles. Estas incluyen: terminación en serie, terminación en paralelo y terminación paralela equivalente de Thevenin. 

Toda la lógica que está destinada a usarse en señalización de alta velocidad es capaz de ser manejada con una de estas terminaciones mencionadas anteriormente. Si un conjunto de reglas de diseño parece requerir terminaciones AC o terminadores de diodo, es una buena idea revisar el proceso de toma de decisiones para determinar por qué se ha especificado su uso. Es más probable que se haya cometido un error al elaborar las reglas de diseño. 

En casi todas nuestras clases, ha habido la percepción de que se necesitan tanto una terminación en serie como una en paralelo en una red. La Figura 13 es una red ECL que tiene una terminación en serie en la salida del controlador y una terminación en paralelo en el extremo de carga. 

Como se puede notar, la señal que llega a la carga nunca alcanza los -0,8 voltios requeridos para un lógico 1 de ECL. Esto ocurre porque la terminación en serie y la línea de transmisión han dividido la señal de salida antes de que comience a desplazarse por la línea de transmisión. Debido a que hay una terminación paralela en el extremo de la carga, no hay forma de que esta señal se duplique como una manera de alcanzar un lógico 1 adecuado. En este caso, la "terminación en serie" actúa como una resistencia limitadora de corriente, que es lo que se deseaba.
Desafortunadamente, la línea de transmisión también la ve como una terminación en serie.

Excepciones a las Reglas

Como a menudo sucede en el diseño de sistemas electrónicos de alta velocidad, hay excepciones a las reglas anteriores. Hay casos en los que se necesita una terminación en ambos extremos de una línea de transmisión. Dos ejemplos de esto son un controlador de video que tiene un seguidor de emisor para una salida, así como controladores OC-48.

Los detalles de diseño para ambos se describen a continuación.

En el caso de un controlador de video, los seguidores de emisor tienen tendencia a oscilar. Un método común para prevenir esto es colocar una pequeña resistencia en serie con el emisor mientras este conduce la línea de transmisión.

Cuando esto se realiza, el problema de la señal se supera diseñando el amplificador de video de tal manera que crea un voltaje de inicio mayor.

Con los controladores OC-48, hay pequeñas reflexiones, creadas por imperfecciones como conectores en el camino de la línea de transmisión. Estas pequeñas reflexiones llegan de vuelta al controlador, que usualmente es una fuente de corriente pseudo. Esto significa que el controlador tiene una alta impedancia de salida. La energía en las mencionadas pequeñas reflexiones es reflejada por la alta impedancia del controlador y viaja de regreso hacia la carga. Al llegar a la carga, las reflexiones se suman al jitter. Ajustando la impedancia de salida del controlador de tal manera que coincida exactamente con la impedancia de la línea, las pequeñas reflexiones son absorbidas y el jitter mejora. Los dos extremos de la línea de transmisión están terminados de tal manera que el extremo del controlador tiene una terminación en serie y el extremo de la carga tiene una terminación paralela. Aquí, el diseño del controlador debe tener en cuenta estos factores. Sin embargo, debe notarse que con componentes disponibles comercialmente, no hay manera de ajustar las características del controlador de tal manera que se puedan usar tanto una terminación en serie como una paralela.

Resumen

Para controlar las reflexiones, las dos opciones viables son terminaciones paralelas, terminaciones en serie o, con ciertas familias lógicas, terminaciones paralelas equivalentes a Thevenin. Aunque existen otros tipos de terminaciones, a menudo son implementaciones de soluciones temporales que son mucho menos preferibles que diseñar circuitos inicialmente con terminaciones paralelas o en serie correctamente colocadas.

¿Tienes más preguntas? Llama a un experto en Altium o descubre más sobre líneas de transmisión y terminaciones en diseño de alta velocidad con Altium Designer®.

Referencias:

Ritchey, Lee W. y Zasio, John J., “Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volume 1.”