Tout savoir sur le retard de propagation des CMOS, ECL et TTL dans les circuits imprimés à grande vitesse

Zachariah Peterson
|  Created: April 23, 2019  |  Updated: April 3, 2021

CPU and integrated circuits on black PCB

Je me souviens encore de l'ordinateur 386 que mes parents m'ont donné quand j'étais enfant. Il était utile pour écrire des programmes QBasic simples et pour passer des heures à jouer à des jeux vidéo, mais les ordinateurs d'aujourd'hui mettent mon vieux PC 386 à l'abandon.

Avec le développement de l'architecture des ordinateurs et les exigences des appareils plus modernes, le délai de propagation des circuits logiques devient un paramètre de conception important dans un certain nombre de systèmes. 

En particulier, le délai de propagation TTL peut être bien trop long pour vos besoins, et de nos jours, la technologie est passée aux familles logiques CMOS pour la signalisation à grande vitesse.

Lignes de transmission et fonction logiques

Le terme "délai de propagation" est parfois utilisé de manière interchangeable avec un certain nombre d'autres termes et dans des contextes différents. 

Pour décrire le comportement des signaux sur les lignes de transmission, le délai de propagation fait référence au temps nécessaire à un signal, qu'il soit numérique ou analogique, pour parcourir une ligne de transmission de sa source à sa destination. 

Ce temps est parfois aussi appelé délai de transmission ou délai de ligne. La communauté des micro-ondes utilise le terme de délai de groupe car il est associé à la vitesse de groupe d'une enveloppe d'impulsion, un paramètre particulièrement important lorsqu'il s'agit de signaux analogiques modulés.

Le délai de propagation dans les circuits logiques ne dépend pas tellement du temps nécessaire pour qu'un signal passe de l'entrée à la sortie. 

Il se réfère principalement au temps de commutation et au temps de stabilisation, c'est-à-dire le temps nécessaire à un signal d'entrée pour forcer une transition entre les états ON et OFF, entraînant finalement la stabilisation de la sortie à sa tension finale. 

La tension de sortie d'un circuit numérique ne commute pas instantanément en raison de la capacité de charge à la sortie, de la géométrie de grille, de la mobilité des porteurs de charge à la sortie et d'autres propriétés des transistors d'une porte logique.

Il existe certains compromis entre la consommation d'énergie et le délai de propagation pour les TTL. Le délai de propagation des TTL est d'environ 33 ns ou moins, selon la sous-famille.

Les TTL à grande vitesse ont un délai de propagation atteignant 6 ns, bien que cette sous-famille consomme plus de puissance que les autres sous-types. 

Par contre, un bon compromis serait d'utiliser un appareil qui utilise le Schottky TTL à faible puissance, car son délai de propagation est d'environ 10 ns.

Démultiplier avec l'ECL et le CMOS

CMOS est la famille logique standard utilisée dans la plupart des circuits intégrés, sauf dans les applications spécialisées.

 En comparaison avec la TTL et ses sous-familles, la ECL est une architecture beaucoup plus rapide et a été largement utilisée dans l'architecture informatique pendant un certain temps. 

L'ECL offre un délai de propagation pouvant atteindre ~1 ns, ce qui le rend utile avec des fréquences d'horloge en GHz. L'inconvénient de l'utilisation de l'ECL est qu'il s'agit d'une famille logique entièrement bipolaire, ce qui lui confère une consommation énergétique importante par rapport au CMOS. 

Bien que l'ECL et les architectures plus avancées offrent des débits de données rapides, le CMOS reste la pierre angulaire du VLSI avec des fréquences d'horloge atteignant 4 GHz.

Bien que l'ECL ait été l'une des familles logiques originales qui ont contraint les concepteurs à résoudre les problèmes d'intégrité des signaux à grande vitesse, l'ECL sous sa forme originale a pratiquement disparu et la CMOS est devenue la famille logique dominante. 

Les dispositifs ECL ont généralement été conçus pour fonctionner avec de petites variations de signal entre les états ON/OFF et ont par conséquent de faibles marges de bruit. 

L'alimentation négative utilisée dans l'ECL est peu pratique lorsqu'elle est mélangée avec la CMOS ou d'autres familles logiques. Par la suite, l'ECL a été utilisé avec une alimentation de +5 V en décalant Vcc et Vee, ce qui nous donne aujourd'hui le PECL.

Transistors with TTL propagation delay

Délai de propagation CMOS et TTL dans votre circuit imprimé

Si vous vous inquiétez du délai de propagation d'une porte unique ou d'une entrée/sortie dans un circuit intégré, notez que les valeurs de délai de propagation spécifiées dans les fiches techniques des circuits intégrés ne sont correctes que lorsqu'une sortie du boîtier commute à la fois. 

Il est vrai que le délai de propagation augmente lorsque plusieurs circuits logiques d'un même boîtier commutent simultanément. En d'autres termes, le bruit de commutation simultanée (mieux connu sous le nom de rebond de masse) provoque une augmentation du délai de propagation du composant.

Ce phénomène est dû au fait que les lignes électriques, les lignes de sortie et le circuit de porte d'un boîtier présentent une certaine inductance parasite. Lorsqu'une porte commute, elle induit une certaine contre-mesure dans les autres portes, ce qui limite la vitesse à laquelle le courant de sortie commute entre les états logiques. 

Le délai de propagation peut augmenter de 100 à 1 ns lorsqu'un grand nombre de portes commutent simultanément. 

Si vous voulez également éviter que le délai de propagation n'augmente, faites attention aux meilleures pratiques pour éliminer les rebonds de masse (minimiser l'utilisation de vias et placer des condensateurs de dérivation).

Les appareils à haut débit sont déjà des systèmes complexes qui nécessitent une attention particulière à un certain nombre de règles de conception, et ignorer certaines de ces règles peut créer un certain nombre de problèmes de signal dans votre appareil. 

Un excellent boîtier de conception de circuit imprimé comme Altium Designer® contient tous les outils dont vous avez besoin pour concevoir et vérifier la fonctionnalité de votre prochain dispositif à haute vitesse dans un environnement unifié. 

Le moteur de conception sous-jacent, axé sur les règles, vérifie votre conception par rapport à d'importantes règles de conception à haute vitesse au moment de l'agencement de votre carte.

Contactez-nous ou téléchargez une version d'essai gratuite d'Altium Designer pour avoir accès aux meilleurs outils d'agencement, de routage et de simulation du secteur. 

Parlez à un expert Altium dès aujourd'hui pour en savoir plus.

About Author

About Author

Zachariah Peterson possède une vaste expérience technique dans le milieu universitaire et industriel. Avant de travailler dans l'industrie des PCB, il a enseigné à la Portland State University. Il a dirigé son M.S. recherche sur les capteurs de gaz chimisorptifs et son doctorat en physique appliquée, recherche sur la théorie et la stabilité du laser aléatoire. Son expérience en recherche scientifique couvre des sujets tels que les lasers à nanoparticules, les dispositifs électroniques et optoélectroniques à semi-conducteurs, les systèmes environnementaux et l'analyse financière. Ses travaux ont été publiés dans diverses revues spécialisées et actes de conférences et il a écrit des centaines de blogs techniques sur la conception de PCB pour de nombreuses entreprises. Zachariah travaille avec d'autres sociétés de PCB fournissant des services de conception et de recherche. Il est membre de l'IEEE Photonics Society et de l'American Physical Society

most recent articles

Back to Home