Comment éviter les erreurs les plus courantes dans votre processus de conception schématique

Une décennie de différences

Les processus de révision des conceptions schématiques étaient beaucoup plus simples il y a 10 ans, et le processus de révision schématique pour vérifier les erreurs ne semblait pas nécessiter un tel dévouement en heures-homme. Plus de 10 ans plus tard, nos conceptions sont devenues plus complexes que jamais. Et lorsqu'il s'agit de concevoir des circuits compliqués, avec de multiples dispositifs à grand nombre de broches et de grands connecteurs sur et hors carte, il y a un risque considérable que des erreurs se glissent dans le processus de fabrication.

Et nous savons tous ce que cela entraîne, des respins.

J'ai récemment eu l'occasion de m'asseoir avec Altium Designer pour parler de la nouvelle technologie sur laquelle nous travaillons chez Valydate pour les vérifications de l'Intégrité Schématique. Ces dernières années, nous avons constaté que nous bénéficions grandement de toutes les erreurs commises par les ingénieurs dans le processus de conception schématique. C'est excellent pour nous, et également pour les concepteurs, car nous avons enfin obtenu une certaine clarté sur le nombre potentiel d'erreurs présentes dans le processus de conception schématique, et combien peu d'entre elles sont réellement identifiées lors des révisions manuelles, basées sur l'humain.

Commencer Petit

Valydate a une histoire intéressante. Nous avons commencé avec l'intention de lancer un outil EDA pour l'Analyse de l'Intégrité Schématique mais nous n'étions tout simplement pas assez grands à l'époque pour réaliser un tel investissement. La solution ? Commencer avec un investissement plus petit, développer notre technologie à travers une offre basée sur le service et montrer notre technologie à travers l'évaluation de projets clients réels.

Est-ce que cela a fonctionné ? Oui. Et de manière significative. Rapport après rapport est revenu de nos projets clients sur des erreurs similaires que les concepteurs continuaient de faire dans leur processus de révision schématique, certaines parmi elles que vous pourriez trouver que vous faites vous-même.

Trouver sa Place dans les Défauts de Conception

Valydate a passé deux ans, de 2011 à 2012, à réaliser des rapports de vérification de schémas pour des centaines de schémas. Nous avons divisé nos découvertes en deux catégories :

• Erreurs critiques. Cela incluait les erreurs dans un schéma qui, si elles n'étaient pas corrigées, allaient très probablement handicaper une conception.
• Défauts. Bien que moins graves que les erreurs critiques, les défauts non corrigés avaient encore la possibilité de causer une perte de fonctionnalité dans un dispositif.

Erreurs de Conception Critiques

Nous avons été surpris par le type d'erreurs critiques, brisant la conception, que nous trouvions dans nos vérifications de revue de schéma. Un énorme 21% du total des erreurs de conception critiques étaient liées à une source d'alimentation manquante, avec 18% des erreurs liées au fait d'avoir plusieurs sorties sur un réseau. Avez-vous déjà fait ces erreurs dans votre processus de conception ?

Erreurs de Défaut

Les défauts ont également fourni des aperçus intéressants, avec la gamme de défauts potentiels étant bien plus grande que les erreurs critiques. Le plus fréquent de tous ? Le voh du pilote étant inférieur au vih du récepteur à 22%. Ces situations vous semblent-elles familières ?

Le Lien

Ce que j'ai trouvé le plus fascinant à mesure que nous approchions de la fin de notre étude de 2 ans, c'est la similitude entre les erreurs de conception. Ce n'est pas comme si l'équipe de conception faisait des erreurs isolées ici et là. Il y avait des centaines de schémas différents dans cette étude, et tous avaient les mêmes défauts qui compromettaient la conception.

Je ne pense pas nécessairement que ce soit la faute des concepteurs. Il y a juste trop de choses à vérifier dans les revues de conception de schémas aujourd'hui. Quand il s'agit de respecter une fenêtre de lancement, des erreurs vont inévitablement se glisser entre les mailles du filet. En général, il y a simplement trop de variables humaines à prendre en compte dans le processus de révision de schéma. Comment savoir jamais ce qui a causé un défaut de conception à passer jusqu'à la fabrication ?

Solutions pratiques pour les concepteurs

Après avoir conclu notre étude longue de 2 ans, nous avons remarqué une tendance avec les erreurs de conception les plus fréquentes - elles impliquaient toutes des réseaux d'alimentation, des dispositifs programmables et des résistances de tirage incorrectes. À part les outils d'analyse de schémas, nous avons compilé 8 conseils pratiques pour les concepteurs à garder à l'esprit la prochaine fois qu'ils conçoivent un schéma pour éviter certaines ou toutes ces erreurs qui compromettent la conception.

Solutions pour les réseaux d'alimentation

• Lorsque vous concevez votre schéma, assurez-vous que chaque tension requise pour le circuit imprimé dispose d'une source d'alimentation définie avec un nom de réseau cohérent, sinon vous pourriez risquer des erreurs de connexion si les noms ne sont pas exactement les mêmes.
• Veillez à inspecter les broches d'alimentation de chaque dispositif pour confirmer qu'elles sont connectées à une source d'alimentation avec une tension minimale et maximale correcte.
• Prenez toujours un inventaire de tous les points de masse dans votre schéma, et confirmez que chaque réseau de masse a une source de masse spécifique.
• Faites-en une habitude de vérifier que les symboles schématiques de votre dispositif incluent des onglets sur le schéma qui seront examinés par un humain, et utilisez toujours la même référence de broche qui apparaît sur votre fiche technique.

Dispositifs programmables et solutions pour résistances manquantes

• Si vous utilisez un dispositif programmable dans votre conception, confirmez que votre liste de connexions du circuit imprimé demande une connexion avec le dispositif avec une broche correctement définie.
• Vérifiez que votre définition de broche programmable ne conflit pas avec la définition requise par votre agencement de PCB. Mélanger les configurations de broches peut entraîner des erreurs lorsqu'une broche pour un FPGA est définie comme une sortie, mais que vous la configurez en entrée.
• Établissez un canal de communication avec vos équipes de conception FPGA le plus tôt possible dans le processus de conception pour communiquer les attentes pin par pin concernant les noms des pins, la direction, la technologie, la présence de résistances de tirage haut/bas et les tensions des banques d'alimentation.
• Prenez le temps de vérifier que tous les réseaux en drain ouvert dans une conception sont au moins couverts par une provision pour des résistances de tirage haut/bas.

Une question de temps

En fin de compte, je pense que cela revient vraiment à combien de temps vous êtes prêt à investir dans votre processus de révision de schéma. Alors que le processus de révision humain fonctionnait très bien il y a une décennie, nous sommes maintenant à un point où les schémas sont tout simplement trop compliqués pour être vérifiés de manière fiable à la main.

Ce dont nous avons vraiment besoin, c'est d'un outil d'Analyse de l'Intégrité des Schémas qui peut effectuer toutes ces vérifications pour vous, et libérer votre temps pour des questions plus pressantes. Valydate fait exactement cela, et dans les semaines à venir, nous sommes ravis de partager une nouvelle extension pour Altium Designer^® qui automatisera le processus de révision de schéma pour vous. Restez à l'écoute, utilisateurs d'Altium Designer , de bonnes choses sont à venir.

Michael est un leader d'entreprise accompli avec un historique d'augmentation des revenus, des profits et de la part de marché tout en favorisant un haut niveau de fidélité chez les clients et les employés. Il est tout aussi capable de diriger des équipes mondiales de R&D transversales.

Avant de rejoindre Valydate, Michael a occupé divers postes de direction en Développement Commercial, Ventes, Opérations et Ingénierie au sein de Nortel Networks, CoreSim et plus récemment chez Fidus Systems où il a mené l'expansion de l'entreprise dans la Silicon Valley. Il est actuellement le PDG de Valydate, une entreprise qu'il a co-fondée en 2010.

Michael est titulaire d'un Baccalauréat en Ingénierie des Systèmes Informatiques (Distinction élevée, Médaille du Sénat) de l'Université Carleton et d'un Master Exécutif en Administration des Affaires de l'Université d'Ottawa. Il a reçu de nombreux honneurs et prix, y compris le prix OBJ 2009 Forty under Forty.