L'avertissement de l'IPC concernant la fiabilité des microvias pour les produits haute performance

En espérant que vous ayez lu le communiqué de presse complet de l'IPC du 6 mars 2019, concernant l'avertissement sur les défaillances sur le terrain et latentes des cartes HDI de haute notoriété. Si ce n'est pas le cas, le communiqué de presse complet est disponible sur I-Connect 007. [1]

Ce que vous avez peut-être vu est le communiqué d'avertissement que l'IPC inclura dans le prochain IPC-6012E, Qualification and Performance Specification for Rigid Printed Boards :

« Il y a eu de nombreux exemples de défaillances de microvias après fabrication au cours des dernières années. Typiquement, ces défaillances se produisent pendant le reflow, cependant, elles sont souvent indétectables (latentes) à température ambiante. Plus les défaillances se manifestent tardivement dans le processus d'assemblage, plus elles deviennent coûteuses. Si elles restent non détectées jusqu'à ce que le produit soit mis en service, elles représentent un risque de coût bien plus élevé, et plus important encore, peuvent poser un risque pour la sécurité. »

NE PANIQUEZ PAS ! Laissez-moi vous expliquer le contexte de cet avertissement.

Pendant les dernières années, quelques OEM ont expérimenté un défaut latent dans leurs multicouches HDI sophistiquées même après avoir été contrôlées avec nos meilleures méthodologies d'inspection et de test à l'entrée disponibles. Ce défaut a causé des défaillances observées dans :

• Test en circuit après refusion
• Lors du criblage de contraintes environnementales (ESS) au niveau du "Boîtier"
• Une fois retiré du stockage
• En service (produit déployé chez le client final)

Après de nombreux travaux et enquêtes menés par ces OEMs, et en coordination avec le sous-comité de méthodologie de test de stress thermique D-32, l'IPC publie une nouvelle méthode de test pour le stress thermique, (IPC-TM-650, Méthode 2.6.27A) et le choc thermique (IPC-TM-650, Méthode 2.6.7.2). La Méthode 2.6.27 exige que le véhicule de test ou le coupon soit soumis à un profil de refusion de pâte à souder normal pour atteindre une température de pointe de 230 degrés C ou 260 degrés C tout en étant connecté à une unité de mesure de résistance à 4 fils pour six (6) profils de refusion complets sans augmentation de la résistance de 5%. La chaîne en marguerite dans le coupon de test doit être composée de caractéristiques utilisées dans les circuits actuels.

Cela a permis à ces OEM de détecter les défaillances latentes des microvias et de se protéger contre d'éventuelles fuites de défauts. Mais trouver la Cause Fondamentale de cette défaillance latente des HDI s'est avéré insaisissable. Ainsi, au début de 2018, l'IPC a organisé un groupe sélect d'experts de l'industrie, sous la supervision de Michael Carano, pour enquêter sur cette situation. Plus tard en 2018, ce groupe a été nommé le IPC V-TSL-MVIA Comité des Solutions Technologiques pour les Défaillances des Microvias à Interface Fragile. Je suis un membre fondateur de ce groupe. Mais laissez-moi souligner,

Au cours de l'année passée, nous nous sommes réunis et avons examiné des données de tests, des microsections et des résultats expérimentaux. Voici ce que nous SAVONS :

• Le défaut se manifeste par une fracture à l'interface métallurgique d'un microvia avec la couche de cuivre en dessous ou avec un autre microvia en dessous. (voir Figure 1)
• Première occurrence de la défaillance au niveau du produit détectée (microvias empilés) 2010.
• Des microvias empilés complexes peuvent présenter ce défaut latent (>2 empilements) mais pas les microvias décalés.
• Les données jusqu'à présent impliquent que les structures de microvias empilés, surtout avec des hauteurs d'empilement de 3 ou plus, sont beaucoup plus susceptibles de subir ce mode de défaillance, et c'est encore un pourcentage minoritaire (mais croissant) de conceptions à haute fiabilité.
• La gravité de l'environnement d'utilisation finale (que nous tentons de prendre en compte par la gravité des conditions de test) semble avoir un impact sur la probabilité d'occurrence.
• Plusieurs OEMs autorisent les vias EMPILÉS et REMPLIS si la conception ne dépasse pas 2. Trois est le nombre délicat.
• Cela a été observé dans des structures HDI complexes telles que le design du Coupon de Qualification 3-8-3 vu dans la Figure 2 ci-dessous.
• Les défaillances au niveau du produit sont imprévisibles (en cours de processus, en stockage ou sur le terrain)
• Les méthodes de test standard de l'industrie historiques étaient insuffisantes pour détecter cette défaillance mais semblent suffisantes pour les constructions HDI normales.
• La précondition et le cyclage thermique peuvent induire ce défaut mais lorsque cela revient à la température ambiante, le défaut n'est pas détectable par des mesures de résistance à 4 fils. Ce n'est que lorsque le PCB est porté à des températures de refusion qu'il devient apparent.
• La technique IPC TM-650 2.6.27A qui duplique le refusion d'assemblage détectera de manière fiable ce problème latent. (voir Figure 3 ci-dessous).
• Bien que le comité ait développé un AMDEC pour les défauts de microvia, seul ce WMI est notre focus.
• Des travaux supplémentaires par le comité ou l'industrie sont nécessaires pour identifier la ou les causes profondes et mettre en œuvre des actions correctives. Les bénévoles pour ce comité sont acceptés à condition qu'ils viennent pour travailler. (contacter Chris Jorgensen à IPC ou Michael Carano à rbpchemical.net)
• Toutes données de l'industrie concernant ce problème peuvent être contribuées à l'IPC et seront utilisées de manière ‘anonyme’.

Pour en savoir plus sur le Comité WMI et nos découvertes, un rapport est disponible de notre FORUM OUVERT APEX 2019 [2] et un Livre Blanc a été publié par le comité, IPC WP-023 “Test de Refusion de Continuité de Chaîne de Via : La Menace de Fiabilité Cachée - Interface Microvia Faible.” Disponible à la Librairie IPC.

Des discussions supplémentaires auront lieu lors du prochain Forum Annuel de Haute Fiabilité de l'IPC qui se tiendra à Baltimore du 14 au 16 mai [3]

FIGURE 1. Le défaut latent WMI observé après six refusions de 230^OC. [utilisé avec permission][4]

FIGURE 2. Un coupon de qualification HDI complexe (3-8-3) avec des structures de microvia empilées et décalées. [utilisé avec permission] [4]

FIGURE 3. Profil de refusion et résistance à 4 fils d'une structure microvia empilée 4+N+4 s'ouvrant uniquement à 224,6°C et se refermant à 184°C lors du refroidissement. Les tests ultérieurs à température ambiante et les tests de cyclage thermique n'ont indiqué aucun défaut. [utilisé avec permission] [4]

Vous avez d'autres questions ? Appelez un expert chez Altium ou découvrez comment les outils de conception intégrés facilitent la mise en page de PCB haute densité dans Altium Designer^®.

RÉFÉRENCES

1. Communiqué de presse de l'IPC, 6 mars 2019
2. Forum ouvert sur les interfaces microvia faibles, IPC APEX, janvier 2019, San Diego, CA 
3. Forum sur la haute fiabilité de l'IPC à Baltimore, MD, du 14 au 16 mai 2019    
4.  J.R. Strickland & Jerry Magera, Comment la technologie appliquée MSI a surmonté la menace cachée des microvias, Forum sur la haute fiabilité de l'IPC, 16 mai 2018, Baltimore, MD