L’Edge AI sta passando dai progetti pilota ai prodotti mainstream nel 2026. Dei circa 21 miliardi di dispositivi IoT connessi attualmente in servizio, la maggior parte invia ancora i propri dati fuori dal dispositivo per l’elaborazione. Ma il silicio progettato ad hoc sta portando questo lavoro a bordo: i primi microcontrollori STM32 con una unità di elaborazione neurale dedicata (NPU) sono entrati in produzione di volume alla fine del 2024, e i moduli edge AI di fascia economica sono scesi a livelli di prezzo che rendono l’inferenza locale una scelta predefinita economicamente conveniente.
Una volta che l’inferenza viene eseguita localmente, un sensore viene valutato meno per quanto pulitamente digitalizza un segnale e più per quanto il suo output sia utile al modello accanto ad esso. Questo ha tre conseguenze:
Questi sviluppi aiutano anche a proteggere la privacy. I sensori time-of-flight e radar riportano distanza e movimento, non immagini, e la visione nel sensore mantiene i pixel grezzi sul die, così un sensore di presenza può svolgere il proprio compito senza che un flusso video lasci mai il componente.
Il dato più pubblicizzato per un componente edge AI è di solito il valore TOPS (trilioni di operazioni al secondo), ed è il parametro sbagliato su cui dimensionare un progetto. Due acceleratori con lo stesso valore di TOPS possono fornire throughput reale molto diverso perché le prestazioni dipendono dalla larghezza di banda della memoria, dagli operatori supportati dal silicio e da quanto bene il compilatore del fornitore riesce a mappare la tua rete su di esso.
Nella maggior parte dei progetti edge, il collo di bottiglia è lo spostamento dei tensori, quindi il processore si ferma in attesa della memoria molto prima di esaurire la capacità di calcolo. L’energia per inferenza, non il TOPS di picco, è il valore che riflette ciò che “vede” la batteria. È utile pensare a due regimi, distinti in base a dove risiede il modello: SRAM on-chip o DRAM esterna.
Su un microcontrollore, il limite è la SRAM on-chip: spesso appena 256 KB o 512 KB. Questo budget deve contenere le attivazioni del modello e i buffer di lavoro (i tensori runtime), quindi il modello deve essere piccolo e quantizzato per poter entrare, con i pesi conservati nella flash. La quantizzazione è la leva: convertire i pesi da floating point a 32 bit a interi a 8 bit riduce un modello di circa tre o quattro volte con una perdita minima di accuratezza, abbastanza da far sì che una rete della classe MobileNet quantizzata rientri in circa 1 MB di flash, dove la versione in virgola mobile non entrerebbe.
Su un edge SoC più grande che esegue pipeline di visione o un piccolo modello linguistico, il vincolo si sposta sulla LPDDR esterna, dove la capacità conta meno della velocità con cui pesi e attivazioni possono essere trasferiti in streaming. La memoria è anche una questione di approvvigionamento. La riallocazione nel 2026 della capacità DRAM verso i data center AI ha fatto salire i prezzi della LPDDR e ristretto l’offerta. I fornitori combattono la stessa battaglia sul fronte della larghezza di banda: a maggio, Synaptics ha definito la larghezza di banda della memoria il principale collo di bottiglia per l’inferenza on-device dei modelli linguistici e ha indicato nella compressione aggressiva dei pesi il modo per recuperare throughput.
Rimanere always-on senza scaricare la batteria dipende dall’organizzare i rilevatori per costo: gli stadi più costosi restano spenti finché uno più economico non guadagna il diritto di risvegliarli. Qualunque elemento funzioni continuamente determina il consumo a riposo del sistema, quindi il compito è rendere quello stadio di base il più economico possibile e lasciare che controlli tutto ciò che sta sopra.
Un microfono MEMS intelligente esegue una piccola rete neurale per il rilevamento dell’attività vocale con decine di microampere, poi passa a un modello più profondo per il keyword spotting solo quando rileva parlato, e risveglia l’host solo dopo.
Il core di machine learning di una IMU classifica l’attività sul sensore e genera un interrupt. Il processore host e qualsiasi acceleratore restano in deep sleep finché non compare una classe di interesse.
Un radar a 60 GHz, come Infineon’s BGT60LTR11AIP, o un sensore time-of-flight multizona gestisce il rilevamento della presenza con elaborazione on-chip, risvegliando una videocamera o un’intera pipeline di visione solo dopo aver confermato che è presente una persona.
Il risparmio emerge da come questi prodotti trascorrono la maggior parte del loro tempo: in inattività. Per avere un ordine di grandezza, un sistema che mantiene attivo un host per l’ascolto assorbe milliampere, mentre un front-end a livelli resta inattivo a decine di microampere e assorbe milliampere solo per una frazione di secondo quando accade qualcosa. Con una batteria a bottone, la differenza tra always-on e architettura a livelli è la differenza tra giorni e anni di autonomia.
Tra sensing, memoria e alimentazione, la logica progettuale si riduce a due principi che dovrebbero guidare la selezione dei componenti:
Ogni funzione che sposti nel sensore è una funzione che il processore host, la memoria e l’interfaccia non devono più gestire. Il compromesso è la flessibilità. Spingi l’intelligenza nel sensore quando il compito è stabile e ben compreso. Mantienila sull’host quando il modello cambierà spesso o richiederà riaddestramento sul campo, dove riflashare il firmware è preferibile a riprogettare un motore fisso.
Per indicazioni su dove collocare nello stack ogni elemento di intelligenza, vedi The Edge-Sensing BOM: What to Spec, from IMUs to Interfaces, che analizza la BOM riga per riga: IMU, time-of-flight, radar, microfoni, sensor hub, memoria e interfacce.