Не допускайте, чтобы ваши непроведенные сети стали следами в никуда

Вы когда-нибудь видели такие фильмы, где поезд несется по рельсам, начинает пересекать мост и вдруг осознает, что дальше пути нет, а мост ведет в никуда? Это страшная ситуация, и только бдительный машинист, ранее известный как инженер-путей, может предотвратить катастрофу. Хотя и не столь катастрофично, наличие непроведенных цепей на вашей плате может нанести ущерб работе вашей печатной платы.

Непроведенные цепи по сути являются разомкнутыми цепями, где должны быть соединения. Отсутствие завершенного пути между контактными площадками компонентов или площадками и переходными отверстиями может привести к непредсказуемому поведению вашей схемы, вызвать несоответствие импедансов между дифференциальными парами и даже привести к перегреву платы, что может повредить компоненты или саму плату, если она является частью теплового рельефа. Поскольку ваш производитель печатных плат может не заметить непроведенные цепи, крайне важно, чтобы эти неполные или отсутствующие соединения были выявлены и устранены на этапе проектирования, чтобы предотвратить производство непригодных плат и избежать ненужных дополнительных расходов. С Altium Designer у вас есть комплексный унифицированный пакет для проектирования, который позволяет проверять электрические соединения на вашей схеме, соединения цепей на макете вашей платы и легко вносить необходимые изменения. Давайте рассмотрим эти инструменты для выявления и устранения любых непроведенных цепей, которые могут быть в вашем проекте.

Как определить непроведенные цепи

Ответственность за обеспечение полного соединения вашей схемы лежит на вас. Если ваша конструкция включает в себя интегральные схемы (ИС), есть большая вероятность, что у вас есть контакты, которые не соединяются снаружи или не используются. По этой причине вам следует опираться на документацию к вашим компонентам для создания соединений на схеме. Полезный совет, который может вам помочь, - создать чертеж или блок-схему, показывающую соединения ваших компонентов, и использовать ее в качестве руководства для вашей схемы. Для простых схем этот чертеж также может быть использован для визуальной проверки вашей схемы на наличие непроложенных цепей. Однако из-за сложности большинства схем вам потребуется выполнить проверку на соответствие электрическим или электронным правилам (ERC) вашей схемы.

Определение непроложенных цепей на вашей схеме

После завершения проектирования схемы и перед конвертацией в печатную плату, вы должны выполнить проверку на электрическую целостность (ERC). В общем случае, ERC оценивает электрические соединения, включая пути, маркировку и параметры, и предоставляет вам список нарушений. Эти нарушения основаны на правилах и уровне отчетности, который вы выбрали при настройке ERC. Хотя в некоторых программных пакетах для проектирования печатных плат создание списка соединений или выполнение ERC является отдельным дополнительным этапом проектирования, в Altium Designer ERC является частью процесса конвертации или компиляции, которая генерирует вашу компоновку печатной платы. Количество возможных проверок и нарушений обширно и включает в себя ряд проверок, специфических для сетей. Из этих возможных нарушений в сетях, которые могут помешать успешной компиляции, ниже перечислены наиболее полезные для выявления непроложенных сетей.

• Неподключенные провода

• Неподключенные объекты в сети

• Сети, содержащие плавающие входные контакты

• Сети только с одним контактом

• Сигналы без драйвера

• Сигналы без нагрузки

• Отсутствует положительная сеть в дифференциальной паре

• Отсутствует отрицательная сеть в дифференциальной паре

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

Вышеуказанный список не включает в себя неправильно маркированные сети, сети с некорректными или отсутствующими параметрами и другие нарушения сетей, которые можно обнаружить с помощью ERC и которые также должны быть исправлены перед тем, как можно будет сгенерировать вашу плату PCB.

Определение непроложенной сети на вашей плате PCB

Убедитесь, что ваша схема успешно проходит проверку ERC без нарушений, это должно быть условием для перехода вашего проекта к разработке платы PCB. В Altium Designer, это проверка электрического соединения является предварительным условием, которое гарантирует, что вы начинаете разработку платы PCB со всеми полностью подключенными компонентами. Из разметки PCB вы можете использовать "гнездо крыс", которое предоставляет графическое, цветокодированное представление всех соединений между контактами, в сочетании с интерактивной или автоматической трассировкой (в отличие от ручной трассировки), чтобы по мере размещения ваших компонентов и внесения необходимых изменений обеспечить полностью подключенную разметку PCB. В Altium Designer, эти схемы объединены в ресурсы авто-интерактивной трассировки, PCB ActiveRoute, для легкой трассировки множества дорожек, обхода объектов и ускорения процесса трассировки.

Убедиться, что ваши компоненты полностью соединены, как это определено вашей схемой, не означает, что ваши дорожки приемлемы для изготовления платы. Как правило, возникают проблемы с допусками и расстояниями, и если ваша плата многослойная, вам нужно будет добавить переходные отверстия (виас) и дорожки для них. Для успешного решения этих проблем с трассировкой, а также других спецификаций платы, влияющих на производство, требуется выполнить проверку правил проектирования (DRC) вашей компоновки PCB. DRC позволяет вам непосредственно определить правила для несоединенных выводов и несоединенных маршрутов. Кроме того, вы можете указать и расставить приоритеты правил для трассировки через виас и дифференциальных пар, допусков и ширин дорожек, все из которых могут потребовать перетрассировки ваших сетей PCB.

Как решить проблему несоединенных сетей

Для производства пригодного дизайна PCB решение проблемы несоединенных сетей можно определить как процесс обеспечения полноты всех соединений сети в пределах приемлемых электрических и механических ограничений. Это можно достичь, следуя приведенным ниже шагам.

Шаги для решения проблемы несоединенных сетей

Шаг 1: Определите правила ERC для сетей вашей схемы.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

Это делается путем установки спецификаций ERC, таким образом, чтобы неполные и отсутствующие цепи на вашей схеме были отмечены как нарушения. Это делается в окне Параметры проекта, которое можно открыть, кликнув по Параметры проекта в выпадающем меню Проект или кликнув правой кнопкой мыши в любом месте схемы. В этом окне кликните на вкладку Отчет о ошибках и прокрутите вниз до раздела Нарушения, связанные с цепями.

Настройте отчеты о нарушениях в цепях

Здесь вы можете установить тип нарушения, который будет отчетен. Невыполнение отметки или установки нарушения для отчета означает, что оно может быть упущено и не исправлено.

Шаг 2: Исправьте нарушения ERC непроведенных цепей для вашей схемы.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

Исправление нарушений ERC, влияющих на цепи вашей схемы, может включать одно или несколько из следующего:

• добавление или удаление компонентов из цепей

• подключение выводов к цепям или отключение выводов от цепей

• редактирование меток и параметров цепей

Шаг 3: Определите правила DRC для цепей вашей печатной платы.

Manufacturing Made Easy

Send your product to manufacturing in a click without any email threads or confusion.

Learn More

Из вашего файла печатной платы, *.PcbDoc, откройте выпадающее меню "Инструменты" и выберите "Проверка правил проектирования" (Design Rule Check). Этот инструмент позволяет настроить или определить все правила для вашей компоновки печатной платы, включая те, которые проверяют наличие непроложенных цепей. DRC также может быть настроен таким образом, что нарушения алгоритмов будут отображаться в реальном времени (онлайн) по мере завершения проектирования схемы или все сразу (пакетно).

Настройка правил проектирования печатной платы

Шаг 4: Исправьте нарушения DRC по непроложенным цепям для вашей компоновки печатной платы.

Для правил DRC, установленных на онлайн, вы можете вносить исправления для устранения нарушений по непроложенным цепям в реальном времени. Независимо от того, решите ли вы использовать онлайн-вариант или нет, перед сборкой вашего проектного пакета и отправкой его производителю всегда следует выполнять пакетную проверку DRC. Если обнаружены непроложенные цепи или другие нарушения, то вы можете использовать комбинацию изменений трассировки, размещения и расстояний для исправления ошибок и повторного выполнения пакетной проверки DRC. Продолжайте этот цикл исправления ошибок и выполнения проверки DRC, пока не будут устранены все нарушения.

Requirements Management Made Easy

Connect design data and requirements for faster design with fewer errors

Find Out More

Дополнительные заметки:

• Altium Designer предлагает широкий спектр стандартных правил, которые в большинстве случаев будут достаточны для вашего проекта схемы. Однако Мастер Правил Проектирования предоставляет простое пошаговое руководство для создания новых правил, если это необходимо.

Легко создайте новое правило проектирования

• Из вашей схемы, *SchDoc, Altium Designer позволяет импортировать и экспортировать нетлисты в различных форматах для удобства использования на разных платформах проектирования. Доступ к ним можно получить, нажав на Netlist в выпадающем меню Design, когда ваш файл схемы активен.

• Из вашего файла PCB есть ряд опций для редактирования, очистки и настройки сетей. Доступ к ним можно получить, нажав на Netlist в выпадающем меню Design, когда ваш файл PCB активен.

При проектировании сложных или плотно заполненных плат легко упустить соединение между компонентами. Однако это похоже на строительство моста, который фактически никуда не ведет. Не замечать и не исправлять непроложенные сети во время проектирования может не только вызвать непредсказуемое поведение вашей схемы, но и может привести к повреждению компонентов или платы. В любом случае, это потребует дополнительного времени для исправления проекта схемы и перепроизводства, что означает ненужные разработческие затраты.

К счастью, Altium Designer, самый передовой и комплексный пакет разработки в индустрии программного обеспечения для печатных плат, предлагает ряд инструментов для проверки вашего проекта и избежания ненужных расходов; в том числе для обеспечения отсутствия непроложенных соединений в вашем проекте. Используя проверки схем и печатных плат, автоматическое трассирование и другие инструменты, вы можете легко идентифицировать и устранить непроложенные цепи. Вы можете изучить эти и другие возможности Altium Designer, получив бесплатную пробную версию здесь.

Для получения дополнительной информации о том, как вы можете идентифицировать и устранить непроложенные цепи, поговорите с экспертом по дизайну печатных плат Altium.