Правильный способ определения ширины проводников PCB

Здесь мы снова возвращаемся к фундаментальному инженерному вопросу в проектировании PCB, и, безусловно, к такому, который начинающему разработчику может показаться довольно базовым. Вопрос звучит так: как определить, какую ширину проводников использовать в конкретном stackup?

В простых конструкциях с медью 0,5 oz / 1 oz на внутренних/внешних слоях обычно выбирают привычную ширину проводника 8 mil/0,2 мм и просто продолжают трассировку. Иногда таким платам требуется корректировка ширины проводника для контроля импеданса, но, как правило, можно выбрать одну ширину и придерживаться ее.

Во многих других случаях, например в проектах с плотными компонентами с нижними выводами, большим числом слоев, несколькими профилями импеданса и более тяжелой медью, может оказаться, что старая надежная ширина 8 mil/0,2 мм уже не подходит. В этой статье рассматриваются все случаи, когда необходимо определять ограничения по ширине проводников, задаваемые конструкцией stackup и возможностями производителя плат.

Всегда начинайте со stackup PCB

Stackup PCB — в буквальном и переносном смысле основа конструкции вашей печатной платы. Разумеется, он содержит компоненты, которые могут быть установлены в проект, но также он может накладывать ограничения на то, какую ширину проводников можно использовать для завершения трассировки. Ограничение на ширину проводников при трассировке может исходить из нескольких областей проекта, и задача разработчика — определить, какие из них применимы к конкретной разводке или изделию.

На самом деле то, чего часто не понимают начинающие разработчики, — стандартный stackup, опубликованный на сайтах большинства производителей, не даст вам этих ограничений. Стандартные stackup предназначены для простых проектов, где нет жестких ограничений по ширине проводников и зазорам. Очень часто реальные изделия требуют, чтобы разработчик сам взял на себя проектирование stackup и определение связанных с ним ограничений. Если это ваш случай, обратите внимание на приведенные ниже аспекты — они помогут вам задать корректные ограничения по ширине проводников и зазорам.

Возможности производителя и толщина меди

Абсолютный минимальный предел ширины проводника определяется возможностями вашего производителя плат, но это не какое-то одно число, которое можно просто взять с сайта. Важный момент, который не осознают многие начинающие разработчики, особенно если они планируют работать в силовой электронике, заключается в том, что толщина меди накладывает ограничение на минимальную ширину проводника. Это связано с тем, что более толстая медь требует больше времени на травление, а более узкие проводники на толстой меди могут не воспроизводиться стабильно при длительном травлении. Поэтому производитель может гарантировать определенный минимальный размер проводника только как функцию от толщины меди.

Ниже приведена таблица, сравнивающая типичные значения ширины проводников и зазоров у производителя плат для трех значений толщины меди, а также для внутренних и внешних слоев.

Вы, возможно, также заметили, что в таблице значения ширины проводников разделены для внутренних и внешних слоев. Одна из причин этого в том, что медь внутренних слоев не требует финишного металлизирования сквозных отверстий и допускает меньшие ширину проводника и зазор, чем внешние слои. Обратите внимание, что приведенные здесь значения толщины меди — это итоговая толщина меди, то есть толщина после металлизации.

Компоненты с нижними выводами малого шага

Хотя в эту категорию входят крупные корпуса BGA, она ими не ограничивается. Многие QFN, LGA и даже некоторые компоненты с выводами могут иметь малый шаг выводов, что ограничивает ширину проводника, которую следует использовать для трассировки к этим компонентам. Это ограничение может действовать независимо от требуемого значения импеданса или толщины меди.

QFN или LGA малого шага могут иметь шаг выводов до 0,5 мм, или 20 mil. При таком шаге обычно остается допуск по ширине проводника всего 8 или 10 mil в лучшем случае. Иными словами, ширина проводника при подводе к такому компоненту будет ограничена снизу толщиной меди, а сверху — физическими размерами контактных площадок в посадочном месте компонента.

Важно понимать, что допустимая ширина проводника, которую можно провести к контактным площадкам такого компонента, будет влиять на конструкцию stackup, если требуется контроль импеданса. Например, если вам нужен microstrip шириной 10 mil с импедансом 50 Ом, входящий в корпус QFN малого шага, то толщина диэлектрика внешнего слоя не может быть больше примерно 5 mil.

Посадочные места BGA с большим числом выводов

Посадочные места BGA могут исключать возможность трассировки между выводами или площадками, особенно если шаг между выводами мал. Такие BGA и поля переходных отверстий, используемые для fanout, могут допускать трассировку между площадками, но в какой-то момент шаг шариков становится настолько малым, что провести дорожку между via или площадками BGA без нарушения ограничений по ширине и зазору уже невозможно. Это задает верхний предел ширины проводника, который можно использовать, по крайней мере в области BGA.

Большинство разработчиков берут это значение ширины проводника и используют его по всей плате. Отчасти это делается ради удобства настройки правил и ограничений проектирования, а также чтобы не создавать правило neck-down при трассировке в область посадочного места BGA.

Еще одна причина, по которой многие разработчики берут эту максимальную ширину проводника, задаваемую посадочным местом BGA, и используют ее везде на плате, заключается в том, что на плате с высокой вероятностью есть и другие компоненты малого шага, которым та же ширина проводника также подойдет. Это еще один хороший повод просто задать глобальную предпочтительную ширину проводника в правилах проектирования и использовать ее повсеместно. Разумеется, есть исключения, например controlled impedance или целостность сигнала, но зачастую эти вопросы тоже решаются выбором правильной толщины диэлектриков в stackup PCB.

Размер сверловочного отверстия via в сравнении с шириной проводника

Такая настройка ограничений встречается гораздо реже, но это полезный способ предотвратить выход сверления за пределы площадки у via, из-за которого может быть перерезан подключенный проводник. Это то, что можно сделать в недорогом потребительском изделии или в одноразовом устройстве, которому не требуется соответствовать коммерческим или военным стандартам надежности или качества изготовления.

Примеры такого выхода сверления показаны на изображении ниже. В зависимости от класса изделия IPC:

• Для некритичных изделий выход сверления все еще допускается (Class 1)
• Выход сверления ограничен (Class 2)
• Выход сверления запрещен (Class 3)

Эти проводники шириной 6 mil подключены к via со сверловочными отверстиями 8 mil и кольцевыми поясками ниже требований Class 2, что потенциально может привести к выходу сверления за пределы площадки. Увеличение ширины проводника до 10 mil или добавление tear drops поможет гарантировать, что проводник не оторвется при большом уводе сверла.

По изображению должно быть совершенно ясно, что если площадка via мала, то выход сверления рядом с местом подключения проводника может полностью перерезать проводник, и плату придется забраковать. Однако в качестве альтернативы использованию более крупных площадок via можно применить более широкий проводник, ширина которого больше диаметра сверления; это гарантирует, что выход сверления не полностью отделит проводник от площадки via.

Целевой импеданс

Последний фактор, определяющий ограничение по ширине проводника и являющийся прямым следствием конструкции stackup, — это размер проводника, необходимый для получения целевого импеданса. Если вы используете стандартный stackup от производителя плат, некоторые stackup указывают размер проводника для импеданса 50 Ом, а затем применяют подход controlled impedance для дифференциальных пар.

Пользователи Altium Designer также могут получить высокоточную оценку импеданса для несимметричных проводников или дифференциальных пар с помощью impedance solver в Layer Stack Manager. Он находится на вкладке Impedance и использует встроенный движок электромагнитного полевого решателя для расчета импеданса без учета потерь.

Layer Stack Manager в Altium Designer включает калькулятор импеданса без учета потерь.

Затем это значение можно применить как правило проектирования в вашем файле PcbDoc во время трассировки. Значения импеданса можно назначать отдельным цепям и классам цепей, а также включать или отключать для конкретных слоев.

Размеры силовых шин

Некоторые из перечисленных выше случаев касаются поиска и задания максимальной ширины проводника или определения минимальной ширины проводника для трассировки тонких дорожек. Но как быть с проводниками или шинами в силовой электронике?

Силовые шины можно определить и настроить с помощью правила проектирования, как и обычные проводники, но им, как правило, требуются большие зазоры и большая ширина, чем стандартным проводникам. Эти зазоры и размеры шин зависят от напряжения и тока в соответствующей цепи питания, и в IPC есть рекомендации по выбору размеров шин для предотвращения чрезмерного падения напряжения IR на силовой шине.

Для выбора ширины проводников (или полигонов), предотвращающей чрезмерное падение напряжения и удерживающей рост температуры шины ниже определенного уровня, стандарт IPC-2152 дает рекомендации по требуемой площади поперечного сечения медной шины. Эти рекомендации приведены в таблицах ниже.

Эти таблицы показывают, как ограничение роста температуры и ток связаны через площадь поперечного сечения: большее сечение позволяет пропускать больший ток при заданном допустимом росте температуры. Это логично, поскольку большее сечение снижает плотность тока и, следовательно, уменьшает падение напряжения IR.

А что насчет напряжения и зазора? Значения зазора играют важную роль в основном при высоком напряжении и рассматриваются в другом стандарте (IPC-2221). Требуемый зазор для заданного постоянного напряжения/пикового переменного напряжения можно рассчитать или определить по табличным данным. Мы также разработали калькулятор для этой задачи, который рассматривается в другой статье:

• Использование калькулятора зазоров PCB по IPC-2221 для проектирования высоковольтных устройств

Лучшее ПО для трассировки PCB с поддержкой правил ширины проводников

Если вы хотите обеспечить сохранение правильной ширины проводников по всему проекту, включая разные значения на разных слоях и в разных областях трассировки PCB, вам нужно программное обеспечение для проектирования PCB с мощным и гибко настраиваемым механизмом правил проектирования PCB. Эти ограничения по ширине проводников можно задавать в формате матрицы ограничений или путем установки пределов для разных категорий правил проектирования PCB. Какой бы способ настройки ограничений ширины проводников вы ни предпочли, механизм правил проектирования PCB в Altium Designer предоставляет возможности и гибкость, необходимые для управления шириной проводников во всех частях вашего проекта.

Ограничения ширины проводников по слоям

Система правил проектирования PCB в Altium Designer позволяет пользователям создавать пользовательские запросы, определяющие, где применяется правило проектирования и к каким объектам оно применяется. Чтобы управлять проводниками на определенных слоях или в группах слоев, используйте запрос OnLayer для выбора проводников на конкретном слое. Вы также можете создать группу слоев, называемую Layer Class, и использовать запрос InLayerClass для указания проводников на любом слое в этой группе.

В Altium Designer можно создавать классы, чтобы применять правила проектирования к группам объектов внутри класса.

Чтобы задать ширину проводника для конкретного слоя, создайте правило Routing Width и используйте его scope-запрос для выбора нужного слоя или класса слоев. Это позволяет применять минимальную, предпочтительную и максимальную ширину проводников только там, где соответствующий запрос возвращает true.

• Откройте PCB Rules and Constraints Editor и найдите категорию правил Routing - Width.
• Создайте новое правило Width для слоя или группы слоев, где требуется уникальная ширина проводников.
• Введите запрос OnLayer для одного слоя, например OnLayer('Top Layer').
• Для нескольких связанных слоев создайте Layer Class и используйте запрос InLayerClass, чтобы ограничить действие правила этой группой.
• Введите значения минимальной, предпочтительной и максимальной ширины проводников, которые должны применяться к выбранным слоям.
• При необходимости правильно настройте приоритет правила, если к тем же трассируемым объектам может применяться другое правило Width.
• Трассируйте или изменяйте проводники обычным образом, позволяя Altium Designer применять соответствующие ограничения по ширине в зависимости от активного слоя.

Ограничения ширины проводников по области

Ограничение ширины проводников по области в PCB layout встречается реже, но также возможно с помощью системы запросов внутри Altium Designer. Объект Room может определять физическую область, где должно применяться другое правило ширины, а запрос WithinRoom определяет трассируемые объекты, расположенные внутри этой области.

• Создайте или разместите Room вокруг участка PCB, где требуется альтернативная ширина проводников.
• Дайте Room понятное имя, чтобы на него можно было ссылаться в запросе правила проектирования.
• Создайте новое правило в разделе Routing - Width в PCB Rules and Constraints Editor.
• Используйте запрос, например WithinRoom('RoomName'), чтобы ограничить правило Width объектами внутри указанного Room.
• Введите минимальные, предпочтительные и максимальные значения ширины проводников для этой области.
• Скорректируйте приоритет правила, если региональное правило пересекается с глобальными правилами Width, правилами для конкретных цепей или правилами для конкретных слоев.
• Выполняйте трассировку через Room обычным образом, позволяя региональному правилу Width управлять допустимыми размерами проводников.

В PCB layout можно определять Rooms для создания областей, где применяются конкретные правила проектирования.

Сделайте управление шириной проводников практичным

Правила проектирования PCB упрощают управление ограничениями трассировки, производства и электрических характеристик, избавляя от необходимости вручную отслеживать исключения. Вместо жестких систем ограничений или глобальных настроек Altium Designer позволяет определять правила на основе фактических структур PCB с использованием пользовательских запросов. Вы можете задавать ограничения ширины проводников по цепи, слою, компоненту или физической области, сохраняя простое глобальное правило и автоматически применяя высокоприоритетные исключения там, где это необходимо.

Чтобы узнать больше о системе правил проектирования PCB в Altium Designer, посмотрите видео ниже.

Независимо от того, нужно ли вам создавать надежную силовую электронику или передовые цифровые системы, используйте полный набор функций проектирования PCB и CAD-инструменты мирового класса от Altium. Altium предоставляет ведущую в мире платформу для разработки электронных изделий, включающую лучшие в отрасли инструменты проектирования PCB и функции междисциплинарного взаимодействия для передовых команд разработчиков. Свяжитесь со специалистом Altium уже сегодня!

Часто задаваемые вопросы

Как вес меди влияет на минимальную ширину проводника PCB?

Более толстая медь обычно требует большей минимальной ширины проводника, поскольку более толстый медный слой травится дольше. По мере увеличения времени травления очень узкие проводники становится сложнее стабильно изготавливать. Поэтому ваш производитель PCB должен задавать минимальную ширину проводников и зазоры как функцию конечного веса меди, а не указывать одно минимальное значение для всех слоев.

Какой ширины должен быть силовой проводник PCB для заданного тока?

Ширину силового проводника PCB следует выбирать на основе тока, толщины меди, допустимого повышения температуры и приемлемого падения напряжения. IPC-2152 содержит рекомендации по определению требуемой площади поперечного сечения меди. Более высокий ток или более низкое допустимое повышение температуры обычно требуют большего поперечного сечения, которого можно достичь за счет более широкого проводника, более толстого медного слоя или и того и другого.

Может ли ширина проводника PCB помочь предотвратить отказы из-за выкрашивания около отверстия via?

Да. Если отклонение сверления вызывает выкрашивание рядом с точкой, где проводник подключается к контактной площадке via, узкий проводник потенциально может быть разорван. Использование проводника шире диаметра сверления via обеспечивает дополнительный запас меди вокруг соединения и снижает вероятность того, что выкрашивание полностью разъединит проводник. Teardrops также могут обеспечить дополнительный запас меди в месте перехода от via к проводнику.

Как задать разные ширины проводников на разных слоях PCB в Altium Designer?

Создайте отдельные правила Routing - Width в PCB Rules and Constraints Editor и ограничьте каждое правило нужным слоем. Используйте запрос OnLayer для одного слоя или создайте Layer Class и используйте InLayerClass для нескольких слоев. В каждом правиле можно задать собственные минимальную, предпочтительную и максимальную ширину проводников, а приоритет правил определяет, какое ограничение применяется при их пересечении.

Как шаг BGA и размер via ограничивают ширину проводника PCB?

Шаг BGA определяет, сколько пространства для трассировки доступно между площадками и fanout-via. По мере уменьшения шага шариков максимальная ширина проводника, который может пройти через область BGA, также уменьшается. При достаточно малом шаге трассировка между площадками или via может стать невозможной без нарушения ограничений по ширине проводников и зазорам, что требует более узких проводников, меньших via или другой стратегии fanout.