Các thành phần ADC/DAC với giao diện JESD204

Created: Tháng Mười Hai 1, 2022
Updated: Tháng Bảy 1, 2024

Nhiều hệ thống đơn giản sẽ bao gồm một số khả năng tín hiệu hỗn hợp, đôi khi được tích hợp vào bộ điều khiển chính thông qua một ADC. Đối với việc lấy mẫu chính xác hoặc nhanh hơn, một ADC bên ngoài thường được sử dụng, bao gồm trong các hệ thống yêu cầu lấy mẫu rất nhanh hoặc tổng hợp với tốc độ hoạt động GSps. Điều gì xảy ra khi những khả năng này cần được triển khai trên nhiều bộ chuyển đổi dữ liệu, tất cả có thể đang hoạt động với tốc độ lấy mẫu rất nhanh và được đồng bộ hóa với một dao động tham chiếu?

Đối với các hệ thống tín hiệu hỗn hợp tiên tiến với nhiều bộ chuyển đổi dữ liệu, chúng ta không thể dựa vào các bus đồng bộ nguồn đơn giản hoặc giao diện nối tiếp chung. May mắn thay, JEDEC đã phát triển một giao diện chuyên biệt chỉ dành cho loại tình huống này: giao diện JESD204. Giao diện này nhằm mục đích giảm bớt khó khăn trong việc định tuyến liên quan đến việc sử dụng các làn LVDS khi thực thi đồng bộ hóa trên nhiều bộ chuyển đổi dữ liệu mà không giới hạn tốc độ lấy mẫu ở các giá trị thấp.

Bài viết này sẽ trình bày các yêu cầu thiết kế quan trọng có trong giao diện JESD204 khi sử dụng với nhiều ADC và/hoặc DAC hoạt động với tốc độ lấy mẫu nhanh. Chìa khóa liên kết loại hệ thống này lại với nhau là bộ điều khiển chính, là một FPGA với giao diện được khởi tạo từ IP của nhà cung cấp.

Về giao diện JESD204

ADC và DAC có thể hoạt động với tốc độ lấy mẫu rất cao nếu cần, dễ dàng đạt tới phạm vi GSps (giga-mẫu mỗi giây). Đây là một tốc độ lấy mẫu rất cao phù hợp để thu nhận tín hiệu RF (với một ADC) hoặc tạo ra các dạng sóng tại tốc độ lặp lại RF (với một DAC). Khi một hệ thống hoạt động với một bộ chuyển đổi dữ liệu duy nhất, một giao diện nối tiếp nhanh có thể được sử dụng để gửi/nhận dữ liệu từ/đến bộ điều khiển chính của hệ thống. Tuy nhiên, khi có nhiều bộ chuyển đổi dữ liệu trong một hệ thống, thường cần đồng bộ hóa, và điều này khó thực thi với một giao diện nối tiếp như LVDS.

Đây là nơi giao diện JESD204 được áp dụng. Giao diện tiêu chuẩn này, được JEDEC công bố, đã được phát triển để thay thế việc sử dụng các liên kết LVDS giữa các bộ chuyển đổi dữ liệu, cũng như giữa mỗi bộ chuyển đổi dữ liệu và bộ điều khiển chính của hệ thống. Phiên bản mới nhất của tiêu chuẩn (Rev C, hoặc JESD204C) định nghĩa một giao thức nối tiếp có thể được sử dụng để đồng bộ hóa nhiều ADC và/hoặc DAC hoạt động với tốc độ lấy mẫu cao. Các chức năng chính có thể được đồng bộ hóa là lấy mẫu tín hiệu, tổng hợp và thời gian trên nhiều bộ chuyển đổi dữ liệu.

Vì giao diện JESD204 được phát triển như một sự thay thế cho LVDS với ADC/DAC, nó đáng được so sánh việc triển khai của hai giao diện này trên nhiều bộ chuyển đổi dữ liệu:

Các thành phần ADC/DAC hỗ trợ giao diện JESD204 sẽ có khối I/O được xây dựng trực tiếp vào die, trong khi bộ điều khiển chính của hệ thống sẽ có giao diện được khởi tạo trong vải kết nối FPGA. Để đảm bảo đồng bộ hóa hệ thống, ADC/DAC với giao diện JESD204 sẽ bao gồm các chân SYNC/SYSREF chuyên dụng để hỗ trợ kích hoạt đồng hồ từ một thiết bị JESD204C hoặc JESD204B, tương ứng.

Lợi ích của JESD204

Có thể không rõ ràng từ bảng trên, nhưng ưu điểm chính của giao diện JESD204 đối với nhiều bộ chuyển đổi dữ liệu là phương pháp đồng bộ thời gian của nó. Cấu trúc của một hệ thống tuân thủ JESD204 bao gồm việc lấy mẫu đồng bộ trên tất cả các thiết bị thông qua việc phân phối dao động tham chiếu của nó, như được mô tả trong sơ đồ khối dưới đây. Điều này đồng bộ hóa tất cả các bộ chuyển đổi dữ liệu với cùng một bộ đếm thời gian như bộ điều khiển chủ, và do đó, việc lấy mẫu/tổng hợp được thực hiện theo cùng một bộ đếm thời gian với hệ thống chủ.

Việc lấy mẫu/tổng hợp được kích hoạt trong từng bộ chuyển đổi dữ liệu với một chân SYNC, sau đó điều khiển dữ liệu để truyền từ từng bộ chuyển đổi dữ liệu vào bộ điều khiển chủ. Các dòng dữ liệu có đồng hồ nhúng của riêng mình, vì vậy giao diện có thể tự động điều chỉnh hai dòng dữ liệu. Đây là lý do tại sao các dòng dữ liệu vi sai từ mỗi bộ chuyển đổi dữ liệu không yêu cầu phải khớp chiều dài với giao diện JESD204. Về mặt kỹ thuật, tính năng điều chỉnh tương tự có thể được thêm vào một tập hợp các ADC/DAC nối tiếp sử dụng LVDS, nhưng điều này sẽ yêu cầu tính toán điều chỉnh trong phần mềm hoặc trong logic. Nếu bạn xem xét sự phân phối đồng hồ/sync giữa nguồn đồng hồ, bộ điều khiển chủ và các bộ chuyển đổi dữ liệu, sẽ có một ngân sách sai lệch cho phép cho giao diện JESD204 được khởi tạo trong bộ xử lý chính. Ngân sách sai lệch này giữa các đường truyền dài nhất và ngắn nhất trong giao diện phải nằm trong một giá trị sai lệch tối đa nào đó có thể được bù đắp bởi lược đồ thời gian của giao diện. Nếu hoạt động trong ngân sách sai lệch, giao diện sẽ có thể phát hiện sự không khớp giữa các dòng dữ liệu đến kết quả trên các kênh DATA, và việc điều chỉnh có thể được bù đắp trong logic. Điều này mang lại sự khác biệt pha thực sự giữa các tín hiệu được lấy mẫu. Nhiều ADC/DAC JESD204 so với Các Thành phần Đa kênh Nếu bạn đã quen với ADC/DAC, thì bạn nên biết rằng các thành phần này thường có nhiều kênh đầu vào/đầu ra cho việc thu thập/tạo ra tín hiệu. Vì đây là trường hợp, nên là hợp lý khi đặt câu hỏi: lợi ích của việc sử dụng các ADC riêng biệt với giao diện như JESD204 so với việc sử dụng một ADC/DAC đa kênh duy nhất là gì? Một số thách thức hiện diện khi sử dụng ADC đa kênh so với các ADC riêng lẻ bao gồm: - Nhiễu chéo giữa các kênh - Khớp độ lợi, độ lệch và dải động - Lấy mẫu xen kẽ - Sự tiêu hao năng lượng và nhiệt Các thách thức tương tự có thể hiện diện trong một DAC đa kênh. Các thành phần này có thể cung cấp hàng chục kênh trong một chip duy nhất, vì vậy chúng thực sự cho phép mật độ cao khi cần thiết. Tuy nhiên, có một số điều kiện đi kèm với tự do thiết kế đó. Lưu ý rằng có các ADC đa kênh bao gồm giao diện JESD204. Các lợi ích của mỗi phương pháp được mô tả dưới đây.

Cơ bản, một ADC đa kênh với một nguồn tham chiếu điều khiển đơn lẻ có thể không cung cấp đủ tính linh hoạt để thu thập hoặc tạo ra các loại tín hiệu khác nhau về độ lệch, mức nhiễu (độ phân giải, dải động và/hoặc gain. Với các ADC riêng biệt, các đặc tính lấy mẫu/tổng hợp có thể được thiết lập độc lập, mặc dù điều này làm tăng số lượng linh kiện cho mỗi giao diện. Do đó, sự đánh đổi chính là mật độ thấp hơn. Tuy nhiên, mật độ thấp hơn này là cần thiết để giảm nhiễu chéo.

Xét đến nhiễu chéo như một chức năng của tần số là điều quan trọng. Ở tần số RF, nhiễu chéo giữa các kênh sẽ mạnh mẽ hơn so với ở các tần số thấp hơn, và nhiễu chéo như vậy sẽ được phản ánh qua các kênh trong một ADC sử dụng lấy mẫu đồng thời. Giải pháp sẽ là sử dụng lấy mẫu xen kẽ, nhưng bây giờ bạn hoàn toàn mất khả năng phát hiện độ lệch pha giữa các kênh chính xác vì chúng không được lấy mẫu đồng thời. Điều này cũng nên minh họa lợi ích của giao diện tương thích JESD204 cho nhiều bộ chuyển đổi dữ liệu: xác định pha chính xác ở tần số RF.

Ví dụ về Các Thành phần Tương thích JESD204

Nhiều thành phần trên thị trường có sẵn cung cấp tốc độ lấy mẫu nhanh với giao diện JESD204B hoặc JESD204C. Các thành phần mới với giao diện JESD204C vẫn đang được tung ra thị trường, và một số ví dụ về những thành phần này sẽ được trình bày dưới đây.

Analog Devices AD9207BBPZ-6G

AD9207BBPZ-6G từ Analog Devices là một ADC kép 12-bit với tốc độ lấy mẫu tối đa đạt 6 GSps. Giao diện truyền dữ liệu trong thành phần này có thể chọn giữa JESD204B hoặc JESD204C, với tốc độ truyền dữ liệu tối đa đạt mức tối đa tuân thủ tiêu chuẩn giao diện là 15.5 Gbps (JESD204B) hoặc 24.75 Gbps (JESD204C) tổng hợp qua 8 làn. Để kiểm soát nhiễu chung-mode đầu vào, thành phần kép này sử dụng giao diện đầu vào vi sai 1.475 Vpp với đồng hồ lấy mẫu tần số cao được tạo ra với PLL trên chip. Độ phân giải lấy mẫu cũng có thể chọn lựa giữa 8, 12, 16, và 24 bit tùy thuộc vào chế độ JESD204B hoặc JESD204C. Một phiên bản mới hơn của thành phần này, AD9213BBPZ-6G, cung cấp nhiều khả năng tương tự nhưng với tốc độ lấy mẫu lên đến 10.25 GSps.

Texas Instruments ADC12QJ1600AAVQ1

ADC12QJ1600AAVQ1 từ Texas Instruments là một ADC nhanh với tốc độ lấy mẫu tối đa đạt 1.6 GSps với kiến trúc không xen kẽ. Thành phần là một ADC bốn kênh với giao diện JESD204C hỗ trợ 2 đến 8 (bốn/hai kênh) hoặc 1 đến 4 (kênh đơn) làn serdes với tốc độ dữ liệu tối đa 17.16 Gbps (mã hóa 64B/66B hoặc 8B/10B). Băng thông đầu vào đầy đủ công suất -3 dB là 6 GHz, cung cấp một phản hồi tần số phẳng cho hệ thống lidar FMCW hoặc các hệ thống dựa trên thu sóng xung khác. Băng thông đầu vào này cũng phù hợp cho việc lấy mẫu RF trực tiếp trong các băng L và S.

Texas Instruments DAC38RF86IAAVR

DAC38RF86IAAVR từ Texas Instruments là một DAC tương thích với JESD204 có độ phân giải 14-bit và tốc độ lấy mẫu tối đa 9 GSps. Linh kiện này cung cấp khả năng tổng hợp trực tiếp các tín hiệu cơ bản hoặc tín hiệu phát sóng để sử dụng trong các ứng dụng như radar hoặc truyền thông không dây. Thiết bị cung cấp đầu ra đơn cuối với một balun tích hợp. Đồng hồ nội bộ được thực hiện với một NCO tích hợp, cho phép sử dụng một dao động tham chiếu tần số thấp hơn. Để hỗ trợ việc triển khai giao diện JESD204 cho các linh kiện này, Texas Instruments cung cấp IP để sử dụng trong phát triển FPGA.

Các Linh Kiện Khác Hỗ Trợ Bộ Chuyển Đổi Dữ Liệu

Các hệ thống sử dụng bộ chuyển đổi dữ liệu hoạt động ở tần số rất cao là chuyên biệt và chúng có thể yêu cầu nhiều linh kiện khác trong chuỗi tín hiệu để đảm bảo việc thu thập tín hiệu chính xác. Những linh kiện này bao gồm giao diện số với giao diện tương tự, do đó các phương pháp sử dụng trong bố trí PCB yêu cầu cách ly giữa các phần mạch này, và điều này đôi khi thúc đẩy việc sử dụng bộ lọc hoặc kết thúc chuỗi dư thừa trên một số mạng.

Một số linh kiện khác mà các nhà thiết kế có thể cần để hỗ trợ thu thập/tổng hợp tín hiệu nối tiếp bao gồm:

Các nhà thiết kế muốn tìm các linh kiện độc đáo như ADC và DAC tương thích với JESD204 có thể tìm tất cả các linh kiện tín hiệu hỗn hợp của họ với các tính năng tìm kiếm và lọc nâng cao trên Octopart. Chỉ có Octopart cung cấp các tính năng tìm kiếm và lọc nâng cao để giúp người mua tìm kiếm linh kiện và dữ liệu giá cập nhật từ nhà phân phối, hàng tồn kho, và thông số kỹ thuật của linh kiện. Hãy xem trang mạch tích hợp của chúng tôi để tìm các linh kiện bạn cần.

Hãy cập nhật với các bài viết mới nhất của chúng tôi bằng cách đăng ký nhận bản tin của chúng tôi.