Đáp Ứng Tiêu Chuẩn: Kích Thước Via và Vòng Annular Lớp 3 IPC 6012

Zachariah Peterson
|  Created: Tháng Mười Hai 11, 2021
Đáp Ứng Tiêu Chuẩn: Kích Thước Via và Vòng Annular Lớp 3 IPC 6012

Hãy nhìn vào hình ảnh bên trên về bố cục PCB, cụ thể là các via và lỗ khoan xuyên qua lớp silkscreen. Rõ ràng là một số via này không nằm đúng tâm, nghĩa là lỗ khoan tạo ra các via này không trúng chính giữa phần đất nhận. Điều này để lại một vòng annular, thứ có thể được coi là một lỗi trong một số lớp sản phẩm IPC nhất định. Dưới các tiêu chuẩn IPC cho bảng mạch cứng, chúng ta có một số đặc điểm sản xuất có thể được coi là lỗi trên các loại bảng khác nhau (HDI, flex, v.v.); vòng annular chỉ là một trong nhiều đặc điểm cấu trúc có thể được coi là lỗi.

Nhà thiết kế thường nhầm lẫn giữa vòng annular còn lại và kích thước pad, điều mà tôi cũng mắc phải. Tuy nhiên, hai yếu tố này liên quan; nhà thiết kế cần đặt kích thước pad đủ lớn trên lớp bề mặt để đảm bảo rằng vòng annular còn lại trong quá trình sản xuất sẽ đủ lớn. Miễn là vòng annular đủ lớn, lỗ khoan sẽ không được coi là lỗi và bảng mạch sẽ được thông qua kiểm tra.

Trong các tiêu chuẩn IPC-2221, vòng tròn lỗ khoan được áp dụng một cách phổ quát cho các sản phẩm lớp 1-3. Trong các tiêu chuẩn IPC-6012 mới hơn, việc phá vỡ được cho phép đối với tất cả các sản phẩm trừ sản phẩm lớp 3. Trong bài viết này, tôi sẽ thảo luận về giới hạn của vòng tròn lỗ khoan lớp 3 IPC-6012 vì đây là yêu cầu sản xuất tiêu chuẩn cho các PCB cứng độ tin cậy cao.

Kích Thước Vòng Tròn Lỗ Khoan Lớp 3 IPC-6012

Các tiêu chuẩn IPC định nghĩa ba phân loại sản phẩm (Lớp 1, Lớp 2 và Lớp 3) dựa trên mức độ độ tin cậy thiết bị yêu cầu. Mỗi lớp này mang theo hướng dẫn riêng về hiệu suất và yêu cầu về chứng nhận cho việc sản xuất, làm sạch và kiểm tra PCB. Các vấn đề như vị trí linh kiện, mạ lỗ via, chất cặn dư, kích thước dấu vết và các xem xét khác trong PCBA đều được giải quyết trong các tiêu chuẩn cho mỗi lớp này.

Để một lỗ vias có lớp phủ qua lỗ được chấp nhận sau khi sản xuất, chúng ta phải đảm bảo rằng vòng còn lại, hay còn gọi là vòng annular, trong mỗi Lớp IP phải đủ lớn. Do đó, việc "định kích thước" một vòng annular thực sự là việc chọn kích thước đất đúng cho vias của bạn. Miễn là các đất trên vias của bạn đủ lớn, thì bạn đã thành công trong việc điều chỉnh độ chênh lệch sản xuất trong PCB của mình.

Vòng Annular Được Hình dung

Sơ đồ dưới đây cho thấy cách một vòng annular còn lại xuất hiện trong quá trình khoan trong quá trình sản xuất PCB. Hình ảnh bên trái cho thấy sự phá vỡ, điều này được cho phép theo tiêu chuẩn IPC-6012 nhưng không được cho phép theo tiêu chuẩn IPC-2221A. IPC-6012 là tiêu chuẩn chứng nhận chính được sử dụng cho PCB cứng, vì vậy nó nên được xem xét khi định kích thước các pad và vias, và giới hạn vòng annular Lớp 3 là nhất quán qua hai tiêu chuẩn.

IPC 6012 Class 3 annular ring limit
Sản phẩm IPC Class 3 yêu cầu một số vòng khuyên còn sót lại để được coi là chế tạo thành công.

Vòng annular được đo theo hai cách cho các lớp ngoài và lớp trong:

  • Đối với các lớp ngoài, vòng annular được đo từ biên của lớp phủ tường vias đến mép của pad.
  • Đối với các lớp nội bộ, vòng tua được đo từ cạnh của lỗ khoan đến cạnh của pad.

Điều này có nghĩa là hai giá trị sẽ khác nhau bởi độ dày của lớp mạ, tối thiểu là 0.8 mil cho Lớp 1 và 2, hoặc 1 mil cho Lớp 3. Hầu hết các nhà sản xuất sẽ mạ các lỗ vias xuyên lớp không được lấp đầy dày hơn một chút so với độ dày mạ tối thiểu của Lớp 3 là 1 mil trong sản phẩm của họ (xem Bảng 3-2 trong tiêu chuẩn IPC-6012 cho các yêu cầu mạ tối thiểu trên tường lỗ được khoan cơ khí).

Yêu cầu Kích Thước Vòng Tua Tối Thiểu

Theo IPC-6012, sản phẩm Lớp 3 yêu cầu một số vòng tua còn lại, trong khi sản phẩm Lớp 1 và Lớp 2 cho phép một số phần vỡ ra.

Phân Lớp Sản Phẩm

6012, Lớp ngoài

6012, Lớp nội bộ

Lớp 1

Vỡ ra ít hơn 180°

Giảm chiều rộng pad-trace không ít hơn 20%

Lớp 2

Vỡ ra ít hơn 90°

Cho phép vỡ ra 90°

Lớp 3

2 mil

1 mil

Như chúng ta có thể thấy, theo tiêu chuẩn IPC 6012, chỉ có Lớp 3 yêu cầu một kích thước vòng vành đai đáng kể. Để đảm bảo một mức độ tin cậy nhất định đối với sản phẩm Lớp 2 và Lớp 1, tôi muốn nói rằng vòng vành đai còn lại nên là 0 mil (các lớp bên trong) hoặc bằng với độ dày của lớp phủ (các lớp bên ngoài). Điều này sẽ khiến bạn đạt được điều kiện tiếp xúc, nơi vòng vành đai chỉ chạm vào mép của pad, vì vậy sẽ không có sự phá vỡ và thiết kế sẽ được coi là đã được chế tạo thành công.

Tính toán Kích thước Pad Từ Kích thước Vòng Vành Đai

Kích thước pad hoặc land có thể được tính toán với phương trình đơn giản L = a + 2b + c, nơi a = đường kính lỗ khoan (bên trong) hoặc đường kính lỗ hoàn thiện (bên ngoài), b = kích thước vòng nhẫn tối thiểu, và c = phụ cấp chế tạo. Hãy nghĩ về c như là sự di chuyển cho phép trong máy khoan CNC. Hầu hết các nhà chế tạo sẽ (hoặc nên) nhắm đến phụ cấp chế tạo lớp C, đây là phân loại cao nhất và có giới hạn c = 8 mil (xem Bảng 1.6.3 trong tiêu chuẩn IPC-2221 cho các phân loại phụ cấp chế tạo). Từ bảng và công thức trên, bây giờ chúng ta có thể tính toán yêu cầu vòng nhẫn cho một ví dụ về via 12 mil.

Giả sử bạn muốn đặt một via đường kính 12 mil trong một sản phẩm Lớp 3. Theo yêu cầu mạ mà tôi đã đề cập ở trên, lỗ hoàn thiện chỉ sẽ có đường kính 10 mil. Với những giá trị này, bây giờ chúng ta có thể tính toán kích thước vòng nhẫn tối thiểu cho một sản phẩm Lớp 3, giả sử một phụ cấp chế tạo Lớp C. Chúng ta sẽ có:

  • Kích thước tối thiểu của pad trên lớp nội bộ: L = 12 mil + (2 x 1 mil) + 8 mil = 22 mil
  • Kích thước tối thiểu của pad trên lớp ngoại bộ: L = 10 mil + (2 x 2 mil) + 8 mil = 22 mil

Vì vậy, chúng ta có thể thấy rằng, do lớp phủ được thiết lập tối thiểu là 1 mil, chúng ta có thể thiết lập kích thước đất via tối thiểu là (đường kính via) + 10 mil cho tất cả các lớp. Đây được coi là cách tiếp cận "an toàn nhất" để kích thước vias và pads sao cho bạn tuân thủ yêu cầu vòng nhẫn chuẩn IPC-6012 Lớp 3.

Vậy còn kích thước pad cho Lớp 1 và 2 thì sao? Hãy xem xét những hướng dẫn này:

  • Đối với sản phẩm Lớp 3, chúng tôi lấy b = 2 mil cho vòng bên ngoài và b = 1 mil cho vòng bên trong
  • Đối với sản phẩm Lớp 1 và 2, về mặt kỹ thuật chúng ta sẽ có b

Vì thế, nếu chúng ta chỉ yêu cầu độ dày tường lỗ phủ 1 mil trong tất cả các lớp, chúng ta có thể thoải mái nói rằng kích thước đất via là (đường kính via) + 8 mil.

 

Tóm tắt và Giọt nước mắt

Hy vọng điều này minh họa một hướng dẫn an toàn nhất có thể mà một nhà thiết kế có thể tuân theo khi đặt vias và chọn kích thước miếng đệm. Công thức (đường kính via) + 10 mil cho Lớp 3 và (đường kính via) + 8 mil cho Lớp 1/2 sẽ có thể được sản xuất bởi hầu hết mọi nhà sản xuất trên thế giới, và đây là cách tiếp cận mà tôi áp dụng khi kích thước vias và miếng đệm.

Chỉ để tăng thêm độ tin cậy cho sản phẩm lớp 3, tôi luôn thêm giọt nước vào pad của via, đặc biệt là khi đường dẫn mảnh và có nguy cơ lỗ khoan sẽ cắt đứt đường dẫn khỏi pad. Điều này cung cấp một biện pháp độ tin cậy thêm mà bạn có thể cần khi định tuyến trên một lớp nội bộ với các đường dẫn có trở kháng kiểm soát. Một tình huống ví dụ như vậy có thể yêu cầu các đường dẫn mảnh hơn để đạt được mục tiêu trở kháng của bạn, và việc thêm giọt nước vào pad của via là một cách dễ dàng để đảm bảo độ tin cậy thay vì giảm kích thước lỗ. Tại một số điểm, với các điện môi mảnh và các đường dẫn mảnh, bạn không thể giảm kích thước khoan cơ học nữa và bạn sẽ phải sử dụng giọt nước để đảm bảo độ tin cậy.

IPC 6012 Class 3 annular ring drill diameter

 

Via-in-Pad và Yêu cầu Lớp 3 IPC-6012

Ở mật độ cao hơn nữa, bạn có thể cần sử dụng via-trong-pad để đấu nối vào các linh kiện. Via-trong-pad có thể kỹ thuật được sử dụng chung mà không cần chặn và phủ, nhưng phương pháp tốt nhất từ góc độ lắp ráp và độ tin cậy là phải chặn và phủ. Các loại via tiêu chuẩn chính có thể được chặn và phủ được quy định trong IPC-4761, như được trình bày trong bài viết này. Danh sách các loại via trong bài viết liên kết chỉ là các định nghĩa tiêu chuẩn cho vias, nhưng không phải tất cả những loại này được coi là chấp nhận được theo yêu cầu của Lớp 3.

Yêu cầu của Lớp 3 đối với via-trong-pad được liệt kê dưới đây. Các giá trị sử dụng ở đây được điều chỉnh từ yêu cầu của Lớp 3 được liệt kê ở trên với một số biến thể nhỏ.

  • Vật liệu lấp đầy: Vias nên được lấp đầy bằng epoxy không dẫn điện.
  • Chặn và mạ: Vias nên được chặn và mạ phủ.
  • Độ dày của lớp chặn: Lớp mạ chặn nên có độ dày tối thiểu là 12 microns (0.472 mils).
  • Độ nhô/phẳng: Độ nhô trong-via không được vượt quá 50 microns (1.96 mils). Điều này có thể yêu cầu một bước làm phẳng.
  • Kích thước khoan tối thiểu: Lỗ khoan trên pad phải có kích thước tối thiểu là 150 micron (6 mils).
  • Kích thước pad tối thiểu: Kích thước pad tối thiểu là đường kính khoan + 0.010 inch).
  • Khoảng cách pad: Via-trong-pad phải cách ít nhất 6 mils so với các đặc điểm đồng kề bên, bao gồm cả via-trong-pad khác.
  • Vòng bao tối thiểu: Đồng bao quanh lỗ via tối thiểu là 2 mils.

Khi sử dụng via-trong-pad trong bố trí PCB, cũng cần phải cung cấp định nghĩa về nút chặn và nắp đậy cho nhà sản xuất. Quá trình xử lý nút chặn và nắp đậy có thể được sử dụng trong toàn bộ PCB nếu mong muốn, hoặc có thể được giới hạn ở các vị trí cụ thể nơi via-trong-pad được sử dụng. Trong cả hai trường hợp, các yêu cầu về vị trí cần được thông báo cho nhà sản xuất.

Điều này có thể được thực hiện dễ dàng bằng cách bao gồm thông tin về việc lấp đầy và nắp đậy như là các xuất khẩu Gerber. Điều này thường được thực hiện bằng cách tạo một lớp Gerber với dữ liệu lấp đầy, và một lớp khác với dữ liệu nắp đậy. Các tùy chọn này có thể được thêm vào xuất khẩu Gerber của bạn, xuất khẩu ODB++, hoặc xuất khẩu IPC-2581 khi cấu hình các tệp đầu ra của bạn. Một ví dụ với xuất khẩu Gerber được hiển thị dưới đây.

Sau khi dữ liệu Gerbers/ODB++/IPC-2581 được xuất, dữ liệu về việc chèn/đổ/làm đầy có thể được xem trong ứng dụng CAM. Dữ liệu này sẽ xuất hiện trên các lớp riêng của nó, và đội ngũ kỹ sư quy trình tại nhà sản xuất của bạn sẽ có thể thấy được những vias cụ thể nào cần được làm đầy và mạ. Dữ liệu này sẽ trông giống như lỗ mở của mặt nạ nhưng sẽ phù hợp với kích thước lỗ được đặt trong quá trình khoan, vì vậy đừng nhầm lẫn dữ liệu này với lỗ mở của mặt nạ khi xem xét các tệp Gerber.

Cuối cùng, hãy chắc chắn bao gồm một ghi chú sản xuất nêu rõ những điều sau đây nếu bạn sẽ sử dụng via-in-pad với bất kỳ loại via tiêu chuẩn IPC-4761 nào:

  • Vias trong lớp Gerber (LAYER EXTENSION) phải được sản xuất theo tiêu chuẩn IPC-4761 Loại XXXX.
  • Vias phải được làm đầy bằng epoxy không dẫn điện.
  • Vias phải được mạ lên. Độ nhô ra không được vượt quá XXXX mil theo yêu cầu của Lớp 3 IPC-6012.

Khi bạn cần thiết kế vias và định tuyến PCB của mình để đảm bảo tuân thủ tiêu chuẩn vòng tròn hồi quy IPC-6012 Lớp 3, hãy sử dụng các tính năng thiết kế padstack và định tuyến trong Altium Designer®. Khi thiết kế của bạn đã sẵn sàng cho việc xem xét thiết kế kỹ lưỡng và sản xuất, nhóm của bạn có thể chia sẻ và hợp tác theo thời gian thực thông qua nền tảng Altium 365. Các nhóm thiết kế có thể sử dụng Altium 365 để chia sẻ dữ liệu sản xuất, tệp dự án và xem xét thiết kế thông qua một nền tảng đám mây an toàn và trong Altium Designer.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.

About Author

About Author

Zachariah Peterson has an extensive technical background in academia and industry. He currently provides research, design, and marketing services to companies in the electronics industry. Prior to working in the PCB industry, he taught at Portland State University and conducted research on random laser theory, materials, and stability. His background in scientific research spans topics in nanoparticle lasers, electronic and optoelectronic semiconductor devices, environmental sensors, and stochastics. His work has been published in over a dozen peer-reviewed journals and conference proceedings, and he has written 2500+ technical articles on PCB design for a number of companies. He is a member of IEEE Photonics Society, IEEE Electronics Packaging Society, American Physical Society, and the Printed Circuit Engineering Association (PCEA). He previously served as a voting member on the INCITS Quantum Computing Technical Advisory Committee working on technical standards for quantum electronics, and he currently serves on the IEEE P3186 Working Group focused on Port Interface Representing Photonic Signals Using SPICE-class Circuit Simulators.

Related Resources

Tài liệu kỹ thuật liên quan

Back to Home
Thank you, you are now subscribed to updates.