Chiến lược Định tuyến PCB cho Cấu trúc Nhiều Lớp

Các chiến lược được sử dụng để định tuyến PCB với số lượng lớp cao là đa dạng và sẽ phụ thuộc vào chức năng của PCB. Các bảng mạch với số lượng lớp cao có thể bao gồm nhiều loại tín hiệu khác nhau, từ nhóm giao diện số tốc độ thấp đến nhiều giao diện số tốc độ cao với các yêu cầu về tính toàn vẹn tín hiệu khác nhau. Điều này đặt ra một thách thức từ góc độ lập kế hoạch định tuyến và phân công các lớp tín hiệu cho các giao diện khác nhau.

Chúng ta không thể nhắc đến các chiến lược định tuyến trong PCB có số lượng lớp cao mà không đề cập đến thiết kế chân kết nối trong nhiều BGA. Một BGA có số chân kết nối cao có thể chứa nhiều giao diện số khác nhau, đặc biệt nếu linh kiện là một vi xử lý tiêu biểu hoặc một FPGA. Đây là một trong những nguyên nhân phổ biến nhất dẫn đến số lượng lớp cao trong PCB.

Khi chúng ta có nhiều thách thức xuất hiện cùng một lúc trong thiết kế có số lượng lớp cao, tôi sẽ trình bày những thách thức này và một số chiến lược bạn có thể sử dụng để thành công trong việc định tuyến một PCB có số lượng lớp cao.

Những gì Thúc đẩy Số Lượng Lớp PCB Cao?

Như tôi đã đề cập trong phần giới thiệu, yếu tố phổ biến nhất khiến cho một PCB có số lớp rất cao là sự hiện diện của một BGA lớn. Những linh kiện này có số chân cao ở phía dưới của thiết bị, và chúng sẽ yêu cầu nhiều lớp hơn để tín hiệu có thể đạt đến các chân. Bởi vì những linh kiện này thường là các ASIC chuyên biệt, vi xử lý, hoặc FPGA, chúng cũng chứa nhiều giao diện số với các yêu cầu về tính toàn vẹn tín hiệu và định tuyến khác nhau, cũng như nhiều chân nguồn và mát.

Nhiều nhà thiết kế sẽ nhớ công thức đơn giản để ước lượng số lớp cần thiết để đạt đến tất cả các chân trên một BGA. Khi khoảng cách BGA đủ lớn để một tín hiệu được định tuyến giữa các chân, chúng ta có thể phù hợp hai hàng chân BGA trên mỗi lớp tín hiệu:

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

Đối với gói BGA có khoảng cách thô, nơi chúng ta có thể phù hợp các đường dẫn giữa các quả bóng, chúng ta có thể định tuyến 2 hàng/cột trên mỗi lớp.

Một số dấu chân BGA có thể khá phức tạp với các quả bóng bị thiếu ở các hàng bên trong. Một ví dụ được hiển thị dưới đây; có khả năng là BGA này sẽ không tuân theo cùng một phép tính số lớp được sử dụng cho BGA tiêu chuẩn được hiển thị ở trên.

Tìm hiểu thêm trong bài viết này với Charlie Yap.

Khi thành phần có khoảng cách chân rất nhỏ và chúng ta không thể đặt các đường dẫn giữa các pad trong bản in chân BGA, chúng ta cần tăng gấp đôi số lớp cần thiết. Khi nhiều chân là nguồn và mát, số lớp chắc chắn sẽ giảm. Cũng có khả năng rằng một số lượng lớn các gói quad tạo ra yêu cầu về số lớp cao. Ở mức cao, những cái này có thể có vài trăm chân, chắc chắn không phải là số lượng cao mà bạn sẽ thấy trên một BGA kích thước vừa phải.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

Chiến lược Định tuyến 1: Không có Chiến lược gì cả!

Chiến lược "không chiến lược" đơn giản nhất và chỉ tập trung vào việc giảm thiểu số lớp trong khi đảm bảo khả năng giải quyết. Nó có thể bắt đầu bằng cách chọn số lượng lớp cần thiết và định tuyến ra từ BGA sử dụng phương pháp phân phối tiêu chuẩn, áp dụng một số lượng lớp cố định và cố gắng đóng gói tất cả các đường dẫn vào, hoặc định tuyến tự do và thêm các lớp tín hiệu mới khi cần. Nó áp dụng khi:

• Bạn không lo lắng về việc tách biệt các thông số trở kháng khác nhau vào các lớp khác nhau
• Tất cả các giao diện không có thông số trở kháng, chẳng hạn như SPI
• Tất cả các giao diện có yêu cầu trở kháng giống nhau
• Số lượng giao diện được chỉ định trở kháng là nhỏ (có thể 1 hoặc 2)

Không cần phải nói, việc định tuyến theo chiến lược này có thể không trông rất có tổ chức, nhưng việc giảm tập trung vào tính toàn vẹn của tín hiệu để ưu tiên khả năng giải quyết có thể giúp giữ số lượng lớp thấp hơn so với các chiến lược khác.

Giao diện song song này bắt đầu từ một BGA (góc dưới bên phải) và định tuyến vào một mô-đun LCD bổ sung (góc trên bên trái).

Chiến lược 2: Ưu tiên Lớp theo Giao diện

Theo chiến lược này, các giao diện kiểm soát trở kháng cụ thể được gán cho các lớp riêng của chúng và chủ yếu được định tuyến trong những lớp này. Nhà sản xuất sau đó áp dụng cách tiếp cận kiểm soát trở kháng và xác định các tính chất điện sẽ được sử dụng khi họ xây dựng bộ xếp lớp của bạn. Loại chiến lược này có thể được sử dụng khi có nhiều giao diện tốc độ cao yêu cầu kiểm soát trở kháng, và có thể có các giá trị trở kháng mục tiêu khác nhau. Trong một số trường hợp với các giao diện vi sai, chúng có cùng mục tiêu trở kháng danh nghĩa nhưng có thể có yêu cầu băng thông khác nhau, điều này sẽ đòi hỏi sử dụng các chiều rộng và khoảng cách dây dẫn khác nhau cho các giao diện khác nhau.

Best in Class Interactive Routing

Reduce manual routing time for even the most complex projects.

Explore Solutions

Trong các hình ảnh ví dụ dưới đây, tôi cho thấy nhiều giao diện số được gán cho các lớp khác nhau trong một bộ xếp lớp 16 lớp. Các giao diện liên quan bao gồm:

• DDR4
• CSI-2
• LVDS 1 Gbps
• Ethernet 10 Gbps

Và xem cách chúng được phân chia thành các lớp khác nhau trong các biểu đồ dưới đây.

Định tuyến tốc độ cao của nhiều giao diện số trên một PCB có số lượng lớp cao.

Bạn sẽ nhận thấy rằng có một số không gian trống trên các lớp này. Điều quan trọng cần nhớ là trong chiến lược lớp này, mục tiêu chính là làm cho việc xác định trở kháng dễ dàng hơn cho nhà sản xuất. Khi chỉ có một thông số trở kháng duy nhất trên mỗi lớp, nhà sản xuất sẽ dễ dàng hơn trong việc sản xuất một cấu trúc lớp đáp ứng các mục tiêu này cho mỗi giao diện.

Nhược điểm là nó có xu hướng dẫn đến số lượng lớp cao hơn, cũng như không gian trống trên một số lớp. Nếu cần, bạn có thể lấp đầy một số không gian trống với đất thêm hoặc đồng cho đường ray nguồn. Tôi thích sử dụng không gian này cho đường ray nguồn trong một số thiết kế vì nó có thể cho phép tôi hoàn toàn loại bỏ một lớp nguồn. Ngoài ra, bạn vẫn có thể sử dụng các lớp kiểm soát trở kháng này cho các tín hiệu tốc độ thấp hoặc cấu hình miễn là chúng không được tụ lại quá gần với các đường truyền tốc độ cao của bạn.

Chiến lược 3: Lớp Tốc Độ Cao và Tốc Độ Thấp

Trong chiến lược này, số lượng giao diện yêu cầu điều khiển trở kháng thường thấp, hoặc tất cả các giao diện điều khiển trở kháng đều yêu cầu cùng một trở kháng. Điều này cho phép bạn tách tín hiệu thành các lớp tốc độ cao và tốc độ thấp riêng biệt. Điều này tương tự như những gì bạn có thể làm trên một bo mạch sáu lớp với bốn lớp tín hiệu, nơi bạn có thể đặt các lớp tín hiệu tốc độ thấp liền kề với nhau.

Loại chiến lược này phù hợp với định tuyến vuông góc, đặc biệt là nếu tín hiệu tốc độ thấp có mặt trên các lớp liền kề. Ví dụ, xem việc định tuyến dưới đây, sử dụng hướng định tuyến vuông góc giữa hai thành phần trên hai lớp khác nhau.

Những I/O này là một phần của giao diện SDRAM và có thể dễ dàng được định tuyến đến chip nhớ với cách tiếp cận định tuyến vuông góc.

Việc định tuyến trong chiến lược này sẽ gặp ít thách thức về tính toàn vẹn tín hiệu hơn vì nhiều tín hiệu có xu hướng tốc độ thấp. Do đó, cách tiếp cận này giúp duy trì một số lượng lớp hợp lý.

Chiến lược 4: Kết hợp Nguồn và Một Số Tín Hiệu

Một chiến lược định tuyến khác mà tôi thường áp dụng trên các bo mạch có số lớp cao là kết hợp một số tín hiệu và đường ray nguồn vào một lớp duy nhất.

Một lý do phổ biến khiến số lượng lớp trở nên cao không chỉ do số lượng tín hiệu hoặc giao diện cần định tuyến lớn. Số lượng lớp cũng có thể tăng lên do có nhiều dải nguồn và nguồn cung cấp điện. Một nhà thiết kế mới có thể tin rằng một PCB yêu cầu một mặt phẳng nguồn riêng biệt cho mỗi dải nguồn, nhưng điều này sẽ tạo ra một số lượng lớn các lớp với lượng đồng nhiều hơn cần thiết. Thay vào đó, một chiến lược tốt hơn là sử dụng các dải nguồn được vẽ dưới dạng đa giác.

Trong các lớp mà dải nguồn được vẽ, việc sử dụng các lớp đó để định tuyến tín hiệu là chấp nhận được. Cụ thể, việc định tuyến tín hiệu tốc độ thấp hoặc tín hiệu cấu hình trong các lớp này là hợp lý. Tôi thấy nhiều ví dụ về điều này trong 1-Minute Design Review series, trông giống như ví dụ định tuyến được hiển thị bên dưới.

Định tuyến trong các lớp nguồn là phù hợp miễn là giữ được khoảng cách đủ lớn.

Phương pháp này có thể được sử dụng trong Chiến lược 2, vì nó cho phép bạn tận dụng các lớp còn lại không được gán cho mặt đất cho các tín hiệu tốc độ thấp. Các tín hiệu tốc độ cao vẫn có thể có các lớp riêng của mình theo Chiến lược 2 khi cần thiết. Điều này giúp giữ cho số lượng lớp không trở nên quá cao bằng cách loại bỏ nhu cầu về các mặt phẳng nguồn riêng biệt và các lớp tín hiệu tốc độ thấp riêng biệt.

Ngoài ra, vẫn có khả năng định tuyến các đường dẫn kiểm soát trở kháng trong các lớp chứa đường ray nguồn. Thông thường, việc định tuyến trong một lớp có mặt đất đồng mức đòi hỏi phải thực thi một quy tắc khoảng cách để ngăn chặn dung lượng quá mức ảnh hưởng đến trở kháng của đường dẫn. Cùng một nguyên tắc áp dụng khi định tuyến gần đường ray nguồn. Thay vì sử dụng một quy tắc khoảng cách điện toàn cầu, tốt nhất là tạo một quy tắc cụ thể cho mạch và lớp để thực thi khoảng cách này. Trong Altium Designer, bạn có thể thiết lập quy tắc khoảng cách này bằng cách sử dụng một truy vấn tùy chỉnh, sử dụng các điều kiện InNet (hoặc InNetClass) và InLayer.

Cho dù bạn cần xây dựng điện tử công suất đáng tin cậy hay hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB đầy đủ và các công cụ CAD hàng đầu thế giới trong Altium Designer^®. Để thực hiện sự hợp tác trong môi trường liên ngành ngày nay, các công ty đổi mới đang sử dụng nền tảng Altium 365™ để dễ dàng chia sẻ dữ liệu thiết kế và đưa dự án vào sản xuất.

Chúng ta mới chỉ khám phá bề mặt của những gì có thể thực hiện với Altium Designer trên Altium 365. Bắt đầu dùng thử miễn phí Altium Designer + Altium 365 ngay hôm nay.