Cách Đúng để Xác Định Độ Rộng Đường Mạch PCB

Ở đây, chúng ta quay lại một câu hỏi kỹ thuật cơ bản trong thiết kế PCB, và chắc chắn đây là điều có thể có vẻ khá sơ đẳng đối với người mới thiết kế. Câu hỏi đó là: làm thế nào để xác định nên dùng độ rộng trace nào trong một stackup cụ thể?

Với các thiết kế đơn giản sử dụng đồng 0.5 oz / 1 oz ở các lớp trong/lớp ngoài, người ta thường chọn độ rộng trace quen thuộc 8 mil/0.2 mm rồi tiến hành đi dây. Đôi khi các bo mạch này cần điều chỉnh độ rộng trace để kiểm soát trở kháng, nhưng thông thường chúng ta có thể chọn một độ rộng trace và dùng nhất quán.

Trong nhiều tình huống khác, chẳng hạn như thiết kế có linh kiện gắn mặt đáy mật độ cao, số lớp lớn, nhiều cấu hình trở kháng, và đồng dày hơn, bạn có thể thấy rằng độ rộng trace quen thuộc 8 mil/0.2 mm không còn đáp ứng được nữa. Bài viết này sẽ xem xét tất cả các trường hợp mà chúng ta cần xác định các ràng buộc về độ rộng trace do thiết kế stackup và khả năng của nhà chế tạo quyết định.

Luôn Bắt Đầu Với PCB Stackup

PCB stackup, theo cả nghĩa đen lẫn nghĩa bóng, là nền tảng cho thiết kế bo mạch của bạn. Dĩ nhiên, nó chứa các linh kiện sẽ được lắp vào thiết kế, nhưng nó cũng có thể tạo ra các ràng buộc đối với độ rộng trace dùng để hoàn tất việc đi dây. Ràng buộc về độ rộng trace trong quá trình routing có thể đến từ nhiều khía cạnh của thiết kế, và trách nhiệm của người thiết kế là xác định yếu tố nào áp dụng cho layout hoặc sản phẩm cụ thể.

Thực tế, điều mà các nhà thiết kế mới thường không hiểu là stackup tiêu chuẩn trên website của đa số nhà sản xuất sẽ không cho bạn các ràng buộc này. Stackup tiêu chuẩn được tạo ra cho các thiết kế đơn giản, nơi không có các ràng buộc chặt chẽ về độ rộng trace và khoảng cách hở. Trong nhiều trường hợp, sản phẩm thực tế đòi hỏi người thiết kế phải chủ động làm chủ thiết kế stackup và việc xác định các ràng buộc liên quan. Nếu bạn đang ở trong tình huống đó, hãy chú ý đến các nội dung bên dưới, vì chúng sẽ giúp bạn giới hạn độ rộng trace và clearance về các giá trị phù hợp.

Khả Năng Của Nhà Chế Tạo và Trọng Lượng Đồng

Giới hạn tối thiểu cuối cùng của độ rộng trace được quyết định bởi năng lực của xưởng chế tạo, nhưng đây không phải là một con số duy nhất mà bạn lấy từ website. Một điểm quan trọng mà nhiều nhà thiết kế mới không nhận ra, đặc biệt nếu họ dự định làm việc với điện tử công suất, là trọng lượng đồng tạo ra ràng buộc về độ rộng trace tối thiểu. Lý do là đồng dày hơn sẽ cần thời gian ăn mòn lâu hơn, và các trace hẹp trên lớp đồng dày có thể không được tạo ra ổn định khi thời gian ăn mòn kéo dài. Vì vậy, nhà chế tạo chỉ có thể đảm bảo một kích thước trace tối thiểu nhất định như một hàm của trọng lượng đồng.

Bên dưới là bảng so sánh các giá trị độ rộng trace và clearance điển hình từ một nhà chế tạo, cho ba mức trọng lượng đồng và cho các lớp trong và lớp ngoài.

Bạn cũng có thể đã nhận thấy rằng bảng tách riêng các giá trị độ rộng trace giữa lớp trong và lớp ngoài. Một lý do là đồng ở lớp trong không cần mạ hoàn thiện cho các lỗ xuyên, nên có thể cho phép kích thước trace và khoảng cách nhỏ hơn so với các lớp ngoài. Lưu ý rằng các giá trị trọng lượng đồng nêu ở đây là trọng lượng đồng sau hoàn thiện, tức là trọng lượng đồng sau công đoạn mạ.

Linh Kiện Fine-Pitch Gắn Mặt Đáy

Mặc dù nhóm linh kiện này bao gồm cả các gói BGA lớn, nhưng không chỉ giới hạn ở BGA. Nhiều QFN, LGA, và thậm chí một số linh kiện có chân cũng có bước chân nhỏ, điều này giới hạn độ rộng trace nên dùng để đi dây vào các linh kiện này. Ràng buộc này có thể áp dụng bất kể giá trị trở kháng yêu cầu hay trọng lượng đồng.

Các QFN hoặc LGA fine-pitch có thể có bước chân xuống tới 0.5 mm, hay 20 mil. Ở các bước chân như vậy, thông thường bạn chỉ có khoảng cho phép 8 hoặc 10 mil cho độ rộng trace ở mức lớn nhất. Nói cách khác, độ rộng trace để đi vào linh kiện đó sẽ bị giới hạn ở phía nhỏ nhất bởi trọng lượng đồng và ở phía lớn nhất bởi kích thước vật lý của pad trong footprint linh kiện.

Một điều quan trọng cần hiểu về các linh kiện này là độ rộng trace cho phép đi lọt vào các pad của linh kiện sẽ ảnh hưởng đến thiết kế stackup khi cần kiểm soát trở kháng. Ví dụ, nếu bạn cần một microstrip rộng 10 mil với trở kháng 50 ohm đi vào một gói QFN fine-pitch, thì điện môi lớp ngoài không thể dày hơn khoảng 5 mil.

Footprint BGA Với Số Chân Cao

Footprint BGA có thể làm mất khả năng đi dây giữa các chân hoặc pad, đặc biệt khi bước chân nhỏ. Các BGA này và các vùng via dùng cho fanout có thể cho phép đi dây giữa các pad, nhưng đến một lúc nào đó bước bi sẽ nhỏ đến mức bạn không thể đi dây giữa các via hoặc pad BGA mà không vi phạm giới hạn về độ rộng và clearance. Điều này đặt ra giới hạn trên cho độ rộng trace mà bạn có thể dùng, ít nhất là trong vùng BGA.

Hầu hết nhà thiết kế sẽ lấy giá trị độ rộng trace này và dùng cho toàn bộ bo mạch. Điều này một phần là để thuận tiện khi thiết lập các quy tắc và ràng buộc thiết kế, và theo cách đó bạn không cần tạo quy tắc neck-down khi routing vào footprint BGA.

Lý do khác khiến nhiều nhà thiết kế lấy độ rộng trace tối đa do footprint BGA áp đặt và dùng ở mọi nơi trên bo mạch là vì rất có khả năng trên bo còn có các linh kiện fine-pitch khác cũng được hưởng lợi từ cùng độ rộng trace đó. Đây là một lý do hợp lý khác để đơn giản thiết lập một độ rộng trace ưu tiên toàn cục trong các quy tắc thiết kế và dùng nó ở mọi nơi. Tất nhiên vẫn có ngoại lệ, chẳng hạn như với trở kháng điều khiển hoặc tính toàn vẹn tín hiệu, nhưng những vấn đề này thường cũng được xử lý bằng cách chọn đúng độ dày điện môi trong PCB stackup.

Kích Thước Lỗ Khoan Via So Với Độ Rộng Trace

Thiết lập ràng buộc này ít gặp hơn nhiều, nhưng là một cách hữu ích để ngăn drill breakout từ pad via làm đứt trace được nối vào. Đây là điều bạn có thể làm trong một sản phẩm tiêu dùng giá rẻ hoặc một thiết bị dùng một lần, nơi không cần đáp ứng các tiêu chuẩn độ tin cậy hay tay nghề ở cấp thương mại hoặc quân sự.

Hiện tượng breakout trong quá trình khoan được minh họa trong hình bên dưới. Tùy theo cấp sản phẩm IPC:

• Các sản phẩm không quan trọng vẫn có thể cho phép breakout (Class 1)
• Breakout bị giới hạn (Class 2)
• Breakout bị cấm (Class 3)

Các trace 6 mil này được nối tới các via có lỗ khoan 8 mil với vành khuyên nhỏ hơn chuẩn Class 2, có khả năng dẫn đến breakout. Tăng độ rộng trace lên 10 mil hoặc thêm tear drops sẽ giúp đảm bảo trace không bị tách ra khi có độ lệch khoan lớn.

Từ hình ảnh, có thể thấy rất rõ rằng nếu pad via nhỏ, breakout gần điểm nối trace có thể cắt đứt hoàn toàn trace, và PCB sẽ phải loại bỏ. Tuy nhiên, thay vì dùng pad via lớn hơn, việc dùng trace rộng hơn đường kính lỗ khoan sẽ đảm bảo rằng breakout không cắt rời hoàn toàn trace khỏi pad via.

Mục Tiêu Trở Kháng

Yếu tố cuối cùng quyết định ràng buộc về độ rộng trace và là hệ quả trực tiếp của thiết kế stackup là kích thước trace cần thiết để đạt mục tiêu trở kháng. Nếu bạn đang dùng stackup tiêu chuẩn từ nhà chế tạo, một số stackup sẽ cung cấp kích thước trace cho trở kháng 50 ohm, sau đó họ sẽ áp dụng cách tiếp cận trở kháng điều khiển cho các cặp vi sai.

Người dùng Altium Designer cũng có thể nhận được phép tính trở kháng có độ chính xác cao cho trace đơn hoặc cặp vi sai bằng cách dùng bộ giải trở kháng trong Layer Stack Manager. Tính năng này nằm trong tab Impedance và sử dụng bộ máy giải trường điện từ tích hợp để tính trở kháng không tổn hao.

Layer Stack Manager trong Altium Designer có tích hợp bộ tính trở kháng không tổn hao.

Giá trị này sau đó có thể được áp dụng như một quy tắc thiết kế trong tệp PcbDoc của bạn trong quá trình routing. Các giá trị trở kháng có thể được gán cho từng net riêng lẻ và các net class, đồng thời có thể bật hoặc tắt cho các lớp cụ thể.

Kích Thước Đường Nguồn

Một số trường hợp liệt kê ở trên đều xoay quanh việc tìm và đặt độ rộng trace tối đa, hoặc tìm độ rộng trace tối thiểu để đi các trace nhỏ. Nhưng còn các trace hoặc rail dùng cho điện tử công suất thì sao?

Các đường nguồn có thể được định nghĩa và thiết lập bằng quy tắc thiết kế, giống như các trace tiêu chuẩn, nhưng chúng thường yêu cầu clearance lớn hơn và độ rộng lớn hơn so với trace tiêu chuẩn. Các giá trị clearance và kích thước rail này phụ thuộc vào điện áp và dòng điện trên đường nguồn đang xét, và IPC có hướng dẫn về cách xác định kích thước rail để ngăn sụt áp IR quá mức trên đường nguồn.

Để xác định độ rộng trace (hoặc polygon) nhằm ngăn sụt áp quá mức và giữ mức tăng nhiệt của đường nguồn dưới một ngưỡng nhất định, tiêu chuẩn IPC-2152 cung cấp một số hướng dẫn về tiết diện cần thiết của rail đồng. Hướng dẫn này có trong các bảng bên dưới.

Các bảng này cho thấy mối quan hệ giữa giới hạn tăng nhiệt và dòng điện thông qua tiết diện: tiết diện lớn hơn cho phép dòng điện cao hơn với cùng mức tăng nhiệt cho phép. Điều này là hợp lý vì tiết diện lớn hơn làm giảm mật độ dòng điện, từ đó giảm sụt áp IR.

Vậy còn điện áp và clearance thì sao? Giá trị clearance chỉ đóng vai trò lớn ở điện áp cao và được đề cập trong một tiêu chuẩn khác (IPC-2221). Clearance cần thiết cho một điện áp DC/AC đỉnh nhất định có thể được tính toán hoặc tra từ các bảng cho sẵn. Chúng tôi cũng đã phát triển một công cụ tính cho tác vụ này, được trình bày trong một bài viết khác:

• Sử dụng Công Cụ Tính PCB Clearance IPC-2221 cho Thiết Kế Điện Áp Cao

Phần Mềm PCB Routing Tốt Nhất Để Áp Dụng Các Quy Tắc Độ Rộng Trace PCB

Nếu bạn muốn đảm bảo duy trì đúng độ rộng đường mạch xuyên suốt thiết kế của mình, bao gồm các giá trị khác nhau trên các lớp khác nhau và trong các vùng khác nhau của bố cục PCB, bạn cần phần mềm thiết kế PCB có bộ máy quy tắc thiết kế PCB mạnh mẽ và có khả năng cấu hình cao. Các giới hạn độ rộng đường mạch này có thể được định nghĩa bằng định dạng ma trận ràng buộc hoặc bằng cách thiết lập giới hạn cho các danh mục quy tắc thiết kế PCB khác nhau. Dù bạn muốn thiết lập các ràng buộc độ rộng đường mạch theo cách nào, bộ máy quy tắc thiết kế PCB của Altium Designer vẫn cung cấp khả năng và tính linh hoạt cần thiết để kiểm soát độ rộng đường mạch ở mọi nơi trong thiết kế của bạn.

Ràng buộc độ rộng đường mạch theo lớp

Hệ thống quy tắc thiết kế PCB trong Altium Designer cho phép người dùng tạo các truy vấn tùy chỉnh để chỉ định nơi áp dụng một quy tắc thiết kế và những đối tượng nào sẽ chịu tác động của quy tắc đó. Để kiểm soát các đường mạch trên những lớp cụ thể hoặc nhóm lớp, bạn sẽ dùng truy vấn OnLayer để chọn các đường mạch trên một lớp cụ thể. Bạn cũng có thể tạo một nhóm lớp, gọi là Layer Class, và dùng truy vấn InLayerClass để chỉ định các đường mạch trên bất kỳ lớp nào trong nhóm.

Có thể tạo các Class trong Altium Designer để áp dụng quy tắc thiết kế cho các nhóm đối tượng bên trong một class.

Để xác định độ rộng đường mạch cho một lớp cụ thể, hãy tạo một quy tắc Routing Width và dùng truy vấn phạm vi của nó để chọn lớp hoặc layer class cần thiết. Việc này cho phép áp dụng các giá trị độ rộng đường mạch tối thiểu, ưu tiên và tối đa chỉ tại những nơi mà truy vấn tương ứng cho kết quả đúng.

• Mở PCB Rules and Constraints Editor và tìm danh mục quy tắc Routing - Width.
• Tạo một quy tắc Width mới cho lớp hoặc nhóm lớp cần một độ rộng đường mạch riêng biệt.
• Nhập truy vấn OnLayer cho một lớp đơn, chẳng hạn như OnLayer('Top Layer').
• Đối với nhiều lớp có liên quan, hãy tạo một Layer Class và dùng truy vấn InLayerClass để áp dụng phạm vi quy tắc cho nhóm đó.
• Nhập các giá trị độ rộng đường mạch tối thiểu, ưu tiên và tối đa cần áp dụng cho các lớp đã chọn.
• Thiết lập mức ưu tiên của quy tắc một cách phù hợp nếu một quy tắc Width khác cũng có thể áp dụng cho cùng các đối tượng đã được đi dây.
• Đi dây hoặc chỉnh sửa đường mạch như bình thường, cho phép Altium Designer thực thi các giới hạn độ rộng áp dụng dựa trên lớp đang hoạt động.

Ràng buộc độ rộng đường mạch theo vùng

Việc ràng buộc độ rộng đường mạch theo vùng trong bố cục PCB ít phổ biến hơn, nhưng vẫn có thể thực hiện được với hệ thống truy vấn bên trong Altium Designer. Một đối tượng Room có thể xác định vùng vật lý nơi cần áp dụng một quy tắc độ rộng khác, trong khi truy vấn WithinRoom sẽ nhận diện các đối tượng đã đi dây nằm bên trong vùng đó.

• Tạo hoặc đặt một Room bao quanh phần PCB nơi cần dùng độ rộng đường mạch thay thế.
• Đặt cho Room một tên rõ ràng để có thể tham chiếu đến nó trong truy vấn quy tắc thiết kế.
• Tạo một quy tắc mới trong Routing - Width trong PCB Rules and Constraints Editor.
• Dùng truy vấn như WithinRoom('RoomName') để giới hạn phạm vi quy tắc Width cho các đối tượng bên trong Room được chỉ định.
• Nhập các giá trị độ rộng đường mạch tối thiểu, ưu tiên và tối đa cho vùng đó.
• Điều chỉnh mức ưu tiên của quy tắc nếu quy tắc theo vùng này chồng lấn với các quy tắc Width toàn cục, theo net hoặc theo lớp.
• Đi dây qua Room như bình thường, cho phép quy tắc Width theo vùng kiểm soát các kích thước đường mạch được phép.

Có thể định nghĩa các Room trong bố cục PCB để thiết lập những vùng mà các quy tắc thiết kế cụ thể sẽ được áp dụng.

Giữ việc kiểm soát độ rộng đường mạch ở mức thực tiễn

Các quy tắc thiết kế PCB giúp đơn giản hóa việc quản lý các ràng buộc về đi dây, chế tạo và điện, loại bỏ nhu cầu phải theo dõi các ngoại lệ theo cách thủ công. Thay vì dựa vào các hệ thống ràng buộc cứng nhắc hoặc các thiết lập toàn cục, Altium Designer cho phép bạn định nghĩa quy tắc dựa trên các cấu trúc PCB thực tế bằng các truy vấn tùy chỉnh. Bạn có thể giới hạn các ràng buộc độ rộng đường mạch theo net, lớp, linh kiện hoặc vùng vật lý, đồng thời vẫn duy trì một quy tắc toàn cục đơn giản trong khi tự động thực thi các ngoại lệ có mức ưu tiên cao khi cần.

Để tìm hiểu thêm về hệ thống quy tắc thiết kế PCB trong Altium Designer, hãy xem video bên dưới.

Dù bạn cần xây dựng thiết bị điện tử công suất đáng tin cậy hay các hệ thống số tiên tiến, hãy sử dụng bộ tính năng thiết kế PCB hoàn chỉnh và các công cụ CAD đẳng cấp thế giới của Altium. Altium cung cấp nền tảng phát triển sản phẩm điện tử hàng đầu thế giới, đi kèm các công cụ thiết kế PCB tốt nhất trong ngành và các tính năng cộng tác liên ngành dành cho các nhóm thiết kế tiên tiến. Liên hệ chuyên gia của Altium ngay hôm nay!

Câu hỏi thường gặp

Trọng lượng đồng ảnh hưởng như thế nào đến độ rộng đường mạch PCB tối thiểu?

Đồng nặng hơn thường đòi hỏi độ rộng đường mạch tối thiểu lớn hơn vì lớp đồng dày hơn sẽ mất nhiều thời gian khắc hơn. Khi thời gian khắc tăng lên, các đường mạch rất hẹp sẽ trở nên khó chế tạo ổn định hơn. Vì vậy, nhà sản xuất PCB của bạn nên chỉ định độ rộng đường mạch tối thiểu và khoảng cách tối thiểu như một hàm của trọng lượng đồng thành phẩm, thay vì đưa ra một giá trị tối thiểu duy nhất cho mọi lớp.

Đường nguồn PCB nên rộng bao nhiêu cho một mức dòng điện nhất định?

Độ rộng đường nguồn PCB nên được chọn dựa trên dòng điện, độ dày đồng, mức tăng nhiệt độ cho phép và độ sụt áp chấp nhận được. IPC-2152 cung cấp hướng dẫn để xác định tiết diện đồng cần thiết. Dòng điện cao hơn hoặc mức tăng nhiệt độ cho phép thấp hơn thường đòi hỏi tiết diện lớn hơn, có thể đạt được bằng đường mạch rộng hơn, đồng nặng hơn hoặc cả hai.

Độ rộng đường mạch PCB có thể giúp ngăn ngừa lỗi breakout khi khoan via không?

Có. Nếu mũi khoan bị lệch gây breakout gần điểm mà đường mạch kết nối với pad của via, một đường mạch hẹp có thể bị đứt. Sử dụng đường mạch rộng hơn đường kính lỗ khoan via sẽ cung cấp thêm đồng xung quanh mối nối và giảm khả năng breakout làm ngắt hoàn toàn đường mạch. Teardrop cũng có thể bổ sung thêm đồng tại vùng chuyển tiếp từ via sang đường mạch.

Làm cách nào để đặt các độ rộng đường mạch khác nhau trên các lớp PCB khác nhau trong Altium Designer?

Hãy tạo các quy tắc Routing - Width riêng biệt trong PCB Rules and Constraints Editor và giới hạn phạm vi từng quy tắc đến lớp cần thiết. Dùng truy vấn OnLayer cho một lớp đơn hoặc tạo một Layer Class và dùng InLayerClass cho nhiều lớp. Mỗi quy tắc có thể xác định các giá trị độ rộng đường mạch tối thiểu, ưu tiên và tối đa riêng, trong đó mức ưu tiên của quy tắc sẽ quyết định ràng buộc nào được áp dụng khi các quy tắc chồng lấn.

Bước chân BGA và kích thước via giới hạn độ rộng đường mạch PCB như thế nào?

Bước chân BGA quyết định lượng không gian đi dây sẵn có giữa các pad và các via fanout. Khi bước bi giảm xuống, độ rộng đường mạch tối đa có thể đi qua vùng BGA cũng giảm theo. Ở các bước chân đủ nhỏ, việc đi dây giữa các pad hoặc via có thể không còn khả thi nếu không vi phạm các giới hạn về độ rộng đường mạch và khoảng hở, khi đó sẽ cần các đường mạch hẹp hơn, via nhỏ hơn hoặc một chiến lược fanout khác.