Los osciladores de cristal en el diseño de su PCB mantienen las frecuencias estables

Por la mayor parte de la historia humana, confiamos en la medición del tiempo astronómico para planificar nuestras vidas. Ahora tenemos relojes sofisticados que nos ayudan a gestionar la vida cotidiana. A medida que la vida moderna se vuelve cada vez más frenética, necesitamos llevar un registro de fracciones de segundo. Las guías para el diseño de osciladores de cristal en placas de circuito impreso son el secreto que hace esto posible.

La señal de reloj de salida de un oscilador Schmitt-trigger o de un temporizador 555 se controla usando una constante de tiempo RC. El problema de usar estos circuitos es que los valores del resistor y del capacitor de desacoplamiento no permanecen constantes con el tiempo. Tanto la resistencia como la capacitancia pueden cambiar con la temperatura de la placa de circuito. Los componentes también pueden degradarse con el tiempo. Estos factores causan que la frecuencia del reloj derive con el tiempo.

Si la estabilidad y precisión de la frecuencia son críticas, un oscilador de cristal es una mejor elección. Un cristal de cuarzo cortado en una forma específica puede vibrar a una frecuencia resonante específica, y esta frecuencia es altamente estable frente a cambios de temperatura. Los osciladores de cristal pueden emitir frecuencias estables que van desde kHz hasta MHz si se colocan y conectan adecuadamente en tu PCB.

Cualquier sistema digital que utilice un reloj presenta desafíos de diseño. Esto es especialmente cierto en las PCBs, donde problemas como la capacitancia parásita y la reflexión de señales pueden degradar la integridad de la señal. Algunos de estos problemas de diseño se vuelven más apremiantes a altas frecuencias. Afortunadamente, existen algunas estrategias de diseño que ayudarán a mantener la integridad de la señal en tus diseños.

Minimizando el Retardo de Propagación y el Desfase del Reloj

La conmutación en circuitos lógicos, particularmente en dispositivos lógicos TTL y CMOS, causa que los retardos de propagación se acumulen aguas abajo de la salida del reloj. Aunque esto tiende a ser del orden de nanosegundos, se vuelve comparable al ancho de los pulsos del reloj en circuitos de alta frecuencia.

El desfase del reloj puede ocurrir independientemente del reloj que se utilice en el dispositivo. Las variaciones en las longitudes de las pistas causan que los retrasos en el tiempo se acumulen a medida que las señales del reloj se enrutan a varios componentes eléctricos. Cuando el desfase del reloj se combina con el retardo de propagación, la discrepancia entre los pulsos del reloj en pistas paralelas puede ser significativa.

El desfase del reloj y el retardo de propagación pueden compensarse ajustando la longitud de las pistas de señal. Las longitudes de las pistas diferenciales entre componentes sucesivos deben igualarse para minimizar el desfase del reloj. Ciertas pistas paralelas pueden contener diferentes números de componentes, y el retardo de propagación de cada componente debe considerarse al colocar pistas en tu Placa de Circuito Impreso.

Evite el desfase de reloj igualando las pistas paralelas

Colocación del Plano de Tierra

Algunos diseñadores de PCB pueden tener la tendencia de conducir sus trazas de alimentación y señal directamente sobre su plano de tierra. Esto no es recomendable ya que una colocación incorrecta del plano de tierra puede hacer que su circuito de reloj funcione como una antena. No solo el circuito será susceptible a EMI externa, sino que el circuito también producirá radiación RF que puede causar EMI en otros circuitos cercanos.

Para una frecuencia de reloj particular, el grosor del plano de tierra es solo de 1/2 longitud de onda a lo largo. Dado que el oscilador de cristal es realmente una fuente de corriente de banda ancha, la señal de reloj y sus corrientes de retorno contienen ambos una banda de componentes de alta frecuencia. Si se permite que estas corrientes fluyan a través del plano de tierra, acaba de crear una antena de parche alimentada por el centro.

Si la banda de señal de reloj se solapa con una de las frecuencias resonantes del plano de tierra, se puede generar una corriente fuerte en el plano de tierra. Pero si separa los planos de alimentación y tierra, se reducirá la radiación debido a bucles de corriente de alta frecuencia. Esto también reducirá la susceptibilidad a EMI externa.

Separe sus planos de tierra y alimentación para reducir la EMI

Utilice los Capacitores Adecuados

La integridad de la señal de su oscilador de cristal puede mantenerse utilizando dos capacitores. Uno debe conectarse entre el pin de alto voltaje y el plano de tierra, y otro entre el pin de tierra y el plano de tierra. Necesitará hacer coincidir los capacitores con el cristal específico que eligió. La capacitancia requerida varía para diferentes modelos de osciladores, incluso dentro del mismo fabricante.

Su oscilador de cristal incluirá una especificación de capacitancia de carga (usualmente de 20 a 50 pF) que puede usar para determinar qué capacitores usar con su cristal. Cada capacitor debe ser el doble del valor de la capacitancia de carga, menos cualquier capacitancia parásita. Los valores de capacitancia parásita tienden a ser de varios pF. No olvide incluir capacitores de desacoplo cuando haga conexiones entre las pistas de señal de reloj y otros CI en la placa.

Evitar Vías en Líneas de Señal de Reloj

Las vías pueden actuar como discontinuidades capacitivas o inductivas en las líneas de traza. Esto significa que las trazas que llevan señales de reloj pueden reflejarse en las vías y causar problemas de integridad de señal. Se recomienda que las señales de frecuencia más alta producidas por osciladores de cristal no se enruten a través de vías si es posible. Si se deben usar vías para mantener el factor de forma, las trazas y las vías deben ser de impedancia coincidente para prevenir la reflexión.

La coincidencia de impedancias entre vías y trazas se puede lograr minimizando o eliminando los stubs en las vías. El stub no utilizado actúa como una línea de transmisión no terminada con una degradación significativa de la señal alrededor de su frecuencia resonante. Generalmente, los stubs no sirven para ningún propósito útil y se pueden eliminar mediante taladro de retroceso. Sin embargo, el taladro de retroceso requiere un paso de fabricación adicional y puede aumentar los costos de manufactura.

Altium Designer cuenta con funcionalidades avanzadas para trazar y analizar las rutas de señal en su diseño de PCB. La herramienta PDN Analyzer^™ le permite analizar las rutas de señal en su diseño y diagnosticar problemas de manera temprana. Para saber más sobre cómo Altium Designer puede ayudarlo a diseñar su próximo dispositivo de alta velocidad, hable hoy mismo con un experto de Altium Designer.