Utilice convertidores de enlace de pantalla plana (FPD) para la transmisión de video

El enlace de Pantalla de Panel Plano (FPD) es un protocolo para transmitir flujos de video digital desde procesadores gráficos a pantallas digitales. Es una interfaz interna y utiliza señalización diferencial de bajo voltaje para transmitir pares de bits de video serializados. Esto lo hace serializando datos TTL paralelos de tarjetas gráficas. Utilizando tres pares de datos y un par para el reloj, el protocolo transmite video RGB de 18 bits. Los enlaces FPD más nuevos usan cuatro pares de datos y un par de reloj para transmitir color de 24 bits y 30 bits.

Antes del enlace de Pantalla de Panel Plano, los flujos de video se transmitían de manera paralela a lo largo de 21 cables. Los cables ocupaban mucho más espacio en los pinouts de chipsets gráficos, en las trazas a lo largo de las placas de circuito impreso y en el cableado de interfaz a dispositivos de visualización. Serializar flujos de bits paralelos redujo los pines y trazas necesarios para transmitir. Desarrollar pantallas de panel plano utilizando señalización diferencial de bajo voltaje mejoró los costos de producción al implementar la transmisión de video utilizando menos cables.

Las versiones posteriores del enlace de Pantalla de Panel Plano han mejorado aún más la transmisión de flujos de video. Las mejoras trajeron reloj y datos integrados, reduciendo cuatro pares a uno. Un par de señales refinó aún más el cableado para eliminar pares de cables. Necesitar solo un par para transmitir flujos de video RGB de 24 bits permitió que los cables se instalaran en espacios más pequeños. El uso de un par también eliminó errores debido a la distorsión, dejando una transmisión limpia a través de cables más largos.

Antecedentes del Enlace de Pantalla de Panel Plano

El protocolo de enlace de Pantalla de Panel Plano surgió cuando los datos de la matriz de gráficos de video necesitaban una transmisión eficiente. Los procesadores gráficos emiten bits de color y control en 21 o 28 palabras paralelas para su entrega a pantallas externas dentro de los sistemas informáticos. Esto motivó a los diseñadores de chips a idear un medio elegante de enviar datos a través de cables.

Un esquema de paralelo a serial surgió a principios de los años 90 cuando los pares diferenciales de bajo voltaje aparecieron en la escena del diseño. Poder transmitir grandes cantidades de datos a alta velocidad era necesario para obtener flujos de video desde la tarjeta gráfica a las pantallas. LVDS permitió la transmisión a lo largo de baja potencia con pares de señales iguales y opuestos capaces de cancelar el ruido de modo común.

El enlace de Pantalla de Panel Plano es el protocolo establecido para enviar información de visualización. El protocolo continúa viéndose ampliamente utilizado en muchos sistemas digitales desde el entretenimiento en el hogar hasta los mercados automotrices. La última versión FPD III reconoce protocolos compatibles como HDMI, I2C y SPI, lo que lo hace versátil para su uso con una variedad de aplicaciones de transmisión de video.

Parámetros a Considerar al Seleccionar un SerDes de Enlace FPD

Existen dos opciones de flujos seriales para la transmisión de flujos de video con FPD. Las versiones anteriores transmiten 21 bits de datos a través de tres pares LVDS mientras que las versiones más recientes transmiten 28 bits de datos a través de cuatro pares LVDS. Las velocidades de transmisión alcanzan los 227 MHz después de serializar en pares que tienen siete bits de profundidad.

Varios componentes se destacan a continuación para su consideración.

Texas Instruments, DS99R421QSQ

Este componente está diseñado para trabajar con el protocolo Flat Panel Link II para minimizar la transmisión de flujos de video a un par diferencial de bajo voltaje. Al reducir la transmisión a un par, se preserva el espacio tanto en la placa de circuito impreso como en el cableado. Con el uso mínimo de espacio, tanto el costo como el peso se reducen, lo que lo convierte en una opción elegante para su uso en automóviles u otros dispositivos pequeños que necesitan una alta funcionalidad para la transmisión de video.

El DS99R421 convierte una entrada de FPD-Link con 4 LVDS no balanceados por CC (3 datos LVDS + reloj LVDS) más 3 bits de control de baja velocidad sobremuestreados en un único flujo serial LVDS balanceado por CC con información de reloj incrustada. Este único flujo serial simplifica la transferencia del bus de 24 bits a través de un único par diferencial de trazas de PCB y cable eliminando los problemas de desfase entre las 3 entradas de datos LVDS paralelas y las rutas de reloj VLDS. Ahorra costos del sistema al reducir 4 pares LVDS a 1 par LVDS que a su vez reduce las capas de PCB, el ancho del cable, el tamaño del conector y los pines.

Encontrado en la página 2 de la hoja de datos de DS99R421

Texas Instruments, DS90UB948-Q1

Este componente está diseñado para usarse con el protocolo Flat Panel Link III para deserializar flujos de bits. Esta interfaz es full duplex e incluye comunicación con I2C y SPI. El componente detecta automáticamente los canales de FPD-Link II y proporciona alineación de reloj y funcionalidad de eliminación de desfase. Hay un módulo de evaluación, el DS90UB948-Q1, para usar en el desarrollo dentro de los sistemas.

El DS90UB948-Q1 es un deserializador FPD-Link III que, en conjunto con los serializadores DS90UB949A/949/947-Q1, convierte flujos seriales FPD-Link III de 1 o 2 carriles en una interfaz FPD-Link (OpenLDI). El deserializador es capaz de operar sobre cables coaxiales de 50Ω de un solo extremo económicos o cables trenzados blindados diferenciales de 100Ω. Recupera los datos de uno o dos flujos seriales FPD-Link III y los traduce a FPD-Link dual pixel (8 carriles de datos LVDS + reloj) soportando resoluciones de video de hasta 2K (2048x1080) con profundidad de color de 24 bits. Esto proporciona un puente entre fuentes habilitadas para HDMI como GPUs para conectarse a pantallas LVDS existentes o procesadores de aplicaciones.

Encontrado en la página 1 de la hoja de datos de DS90UB948-Q1

On Semiconductor, FIN3386MTDX

Esta parte es adecuada para su uso tanto con esquemas de transmisión Flat Panel como Flat Panel Link II. Cuenta con un alto rendimiento de hasta 2.38 Gbps y es compatible con la especificación LVDS TIA/EIA-644.

Los FIN3385 y FIN3386 transforman datos paralelos de 28 bits de TTL de bajo voltaje (LVTTL) en cuatro flujos de datos seriales de Señalización Diferencial de Bajo Voltaje (LVDS). Un reloj de transmisión sincronizado por fase se transmite en paralelo con el flujo de datos a través de un enlace LVDS separado. Cada ciclo de reloj de transmisión, se muestrean y transmiten 28 bits de datos de entrada LVTTL.

Encontrado en la página 2 del datasheet de FIN3385 / FIN3386

Trabajar con procesadores gráficos generalmente requiere un buen IC serial/deserializador de enlace FPD. Los ICs de enlace FPD convierten flujos de datos paralelos en bits serializados para su transmisión como pares LVDS. Transmitir flujos de video en pares LVDS mantiene la integridad de la señal durante transferencias de alta velocidad a través de cables largos. El sitio web tiene enlaces a partes de proveedores, junto con un motor de selección de partes para asistir en su búsqueda.

Manténgase al día con nuestros últimos artículos suscribiéndose a nuestro boletín.