Il tuo MCU è diventato più intelligente. La tua supply chain è diventata più complessa.

State selezionando un microcontrollore (MCU) per un prodotto con spedizione prevista nel 2027. Il componente che avevate in mente ora include un acceleratore neurale, che lo abbiate richiesto o meno, a un prezzo difficile da rifiutare. Poi arriva il preventivo del distributore e mostra una disponibilità a distanza di mesi.

Ora vi trovate davanti a un MCU con un’unità di elaborazione neurale (NPU) che non avevate richiesto e con un lead time più lungo. La domanda legata all’AI è alla base di entrambi i fenomeni, ma sta creando pressione in parti diverse della supply chain dei semiconduttori. Gli acceleratori stanno entrando nei processori embedded, mentre l’infrastruttura AI sta assorbendo capacità selezionata su nodi maturi, la stessa utilizzata anche per realizzare IC di power management (PMIC) e discreti di potenza. Dovete gestire entrambi gli aspetti nello stesso ciclo di progettazione.

Se state specificando MCU per build del 2027, ci sono cinque tendenze che meritano la vostra attenzione.

Punti chiave

• Gli MCU dotati di NPU sono ora in spedizione da TI, ST, NXP, Renesas e Infineon, e il prezzo di lancio di TI mostra che l’inferenza on-chip è arrivata nella fascia degli MCU sotto 1 dollaro. 
• Molti carichi di lavoro di AI endpoint concentrano il calcolo in brevi burst, spesso su rail core sotto 1 V, rendendo la risposta ai transitori, la scelta del regolatore e il disaccoppiamento elementi centrali del progetto.
• La domanda AI sta restringendo la disponibilità di capacità selezionata su nodi maturi usata per componenti di power management, analogici ed embedded, allungando i lead time e spingendo i prezzi verso l’alto.
• I report di canale indicano che alcuni distributori stanno già chiedendo ai clienti i fabbisogni per l’intero 2027.

1. Gli MCU dotati di NPU diventano mainstream

Il punto di svolta è arrivato a Embedded World nel marzo 2026, quando TI ha dichiarato che avrebbe integrato la sua TinyEngine NPU nell’intero portafoglio di microcontrollori. Il componente di riferimento è il MSPM0G5187, un Cortex-M0+ a 80 MHz con NPU on-chip, ora in produzione. TI lo ha lanciato a meno di 1 dollaro per quantità da 1.000 unità, anche se il prezzo presso i distributori era intorno a 1,60 dollari a settembre. TI valuta l’acceleratore a 2,56 GOPS, con una latenza fino a 90 volte inferiore e oltre 120 volte meno energia per inferenza rispetto a un MCU comparabile senza NPU. A questo prezzo, l’inferenza locale è un’opzione praticabile per progetti che in precedenza inviavano i dati altrove per l’elaborazione.

I core CPU Arm sono la base comune

Tra TI, ST, NXP, Renesas e Infineon, il core Arm Cortex-M è l’elemento condiviso, mentre la NPU a fianco è il punto in cui le soluzioni divergono. Renesas e Infineon si basano sulla microNPU Ethos-U55 di Arm, mentre ST, TI e NXP adottano rispettivamente Neural-ART, TinyEngine ed eIQ Neutron.

I produttori leader stanno già effettuando spedizioni. Il STM32N6 di ST abbina un Cortex-M55 a 800 MHz con un acceleratore Neural-ART da 600 GOPS ed è in produzione di massa. Il RA8P1 di Renesas combina un Cortex-M85 a 1 GHz con un Ethos-U55 valutato a 256 GOPS. L’ i.MX RT700 di NXP è in produzione e il PSOC Edge E84 di Infineon è in spedizione. 

^{Le valutazioni di picco sono massimi teorici pubblicati dai fornitori e non sono direttamente confrontabili tra fornitori: clock, numero di MAC, precisioni supportate e convenzioni di conteggio delle operazioni differiscono tutti. Stato e dettagli dei componenti dalla documentazione dei fornitori a settembre 2026; i nomi di famiglia coprono più SKU e le varianti STM32N6x5 omettono la NPU.}

^{1. La application note AN14700 di NXP (Rev. 2.0) specifica un picco teorico di 41,6 GOPS a 325 MHz. Quel clock richiede un’alimentazione esterna di 1,1 V sul dominio di calcolo VDD2; gli LDO interni arrivano al massimo a 1,05 V.}

^{2. Il manuale di riferimento dell’architettura di Infineon specifica 51,2 GOPS contando ogni operazione multiply-accumulate come una singola operazione. Arm conta un MAC come due operazioni, il che porta a 102,4 GOPS per lo stesso Ethos-U55 da 128 MAC/ciclo a 400 MHz. Entrambe le cifre coprono solo l’Ethos-U55, non la NNLite NPU.}

È negli strumenti che si concretizza l’impegno

Il percorso da un modello addestrato a silicio funzionante differisce in modo sostanziale tra i fornitori. TI usa CCStudio Edge AI Studio; ST usa la sua Edge AI Suite; NXP usa eIQ; Renesas usa RUHMI; e Infineon usa DEEPCRAFT. Il flusso di lavoro di deployment del modello fa parte dell’impegno verso la piattaforma, e cambiare fornitore di MCU può comportare costi di migrazione software ben oltre la semplice sostituzione del silicio.

2. L’AI endpoint cambia il problema della distribuzione di potenza

Alif ha misurato un modello di keyword spotting a 6,8 ms e 0,17 mJ per inferenza tramite la NPU, rispetto a 137 ms e 2,62 mJ sulla sola CPU. La NPU conclude l’elaborazione circa 20 volte più rapidamente, riportando prima il sistema in idle. Per carichi di lavoro orientati ai burst, questa finestra attiva più breve può rendere la corrente di picco e la risposta ai transitori più importanti di quanto i dati di potenza media suggeriscano.

Questo comportamento si manifesta su rail con un margine di tensione minimo. ST fa funzionare il core STM32N6 a 0,81 V nominali e 0,89 V in modalità performance, e fornisce uno strumento per misurare VDDCORE durante l’inferenza. A queste tensioni, rapidi load step possono trasformare una risposta del regolatore o un disaccoppiamento insufficienti in guasti intermittenti.

Nelle classi di potenza più elevate, processori complessi stanno guidando architetture di alimentazione multi-rail programmabili e sequenziate. La serie di PMIC BD968xx-C di ROHM, abbinata al suo DrMOS BD96340MFF-C, è stata lanciata quest’anno come soluzione di alimentazione qualificata AEC-Q100 per SoC automotive, con sequencing per più rail. Telechips e SemiDrive l’hanno incorporata in reference design.

A livello MCU, una maggiore integrazione può ridurre i dispositivi companion senza eliminare la necessità di progettare correttamente i rail del processore. L’ AM13Ex di TI integra NPU, Cortex-M33 e controllo motore real-time su un unico die e dichiara fino al 30 percento di risparmio BOM grazie alla riduzione di un’architettura multi-chip.

Per un confronto tra regolazione on-chip, PMIC esterni e alimentazioni ibride, vedere Powering the NPU: On-Chip, External PMIC, or Hybrid?

3. La stretta selettiva dell’offerta dovuta alla riallocazione dei nodi maturi

La carenza di componenti del 2021 è nata da un’ampia collisione tra domanda, capacità, inventario e logistica. L’attuale stretta è più selettiva. La domanda di potenza legata all’AI è in aumento, mentre le fonderie stanno riducendo o reindirizzando porzioni della loro capacità su nodi maturi.

L’infrastruttura AI consuma grandi quantità di PMIC e componenti discreti di potenza. La domanda sta mettendo sotto pressione la capacità a 8 pollici, mentre le applicazioni AI consumano anche processi selezionati a 12 pollici su nodi maturi. Entrambi i bacini produttivi supportano ampie porzioni della BOM analogica, di potenza ed embedded. TrendForce stima l’utilizzo medio degli 8 pollici tra le prime dieci fonderie all’88 percento nel 2026 (in aumento da circa l’80 percento nel 2025) e in avvicinamento al 90 percento nella seconda metà del 2026. Anche TSMC e Samsung hanno ridotto la capacità a 8 pollici. Le fonderie stanno riallocando la capacità limitata verso prodotti di potenza e prodotti correlati all’AI con margini più elevati.

La pressione è concentrata in sottocategorie specifiche. I componenti a otto bit e molti componenti consumer-grade mostrano poche interruzioni, mentre gli MCU automotive e industriali a 32 bit, i componenti analogici e i PMIC ad alta corrente sono sotto pressione.

Nell’agosto 2026, onsemi ha detto agli investitori che i lead time nelle sue aree di crescita si erano estesi da 27 a circa 32 settimane. Secondo quanto riportato, ADI ha chiesto ai clienti di effettuare alcuni ordini con sei mesi di anticipo. I report di canale indicano che alcuni MCU ST vengono quotati con lead time fino a 52 settimane, mentre alcuni distributori stanno chiedendo i fabbisogni per l’intero 2027. Inoltre, i vincoli di packaging possono estendere la consegna oltre i lead time della wafer fab.

Anche i prezzi sono aumentati. TI, Infineon, NXP e ST hanno annunciato aumenti di prezzo nella prima metà del 2026, mentre TrendForce afferma che i prezzi di fonderia sono aumentati dal 5 al 15 percento tra il primo e il secondo trimestre, con ulteriori aumenti previsti fino al 2027.

Usate Octopart per verificare le attuali disponibilità di magazzino presso i distributori e i prezzi delle voci di linea MCU e PMIC, in particolare per i componenti automotive e industriali, perché le scorte a magazzino determinano quali componenti possono supportare la produzione di questo o del prossimo trimestre.

4. La memoria attorno all’MCU sta cambiando prezzo

I produttori di memoria stanno riallocando la capacità verso HBM e NAND avanzata per i sistemi AI, e i componenti a bassa densità ne stanno subendo l’impatto. TrendForce stima che i prezzi contrattuali della flash NOR siano aumentati dal 100 al 120 percento nella prima metà del 2026, mentre la NAND SLC è aumentata dal 130 al 150 percento. TrendForce prevede che la scarsità dell’offerta manterrà i prezzi elevati anche nella seconda metà dell’anno.

Questi componenti forniscono storage di boot, codice e dati nei BOM embedded industriali, automotive, di rete e di fascia più alta, e stanno subendo rincari indipendentemente dall’MCU. Un progetto che ha bloccato in anticipo il costo dell’MCU può comunque vedere aumentare drasticamente la parte memoria del proprio BOM. Quando verifichi le scorte del processore, controlla anche la flash seriale accanto ad esso e valuta di fissare il prezzo della memoria secondo una pianificazione separata.

5. RISC-V arriva negli slot MCU di produzione

RISC-V sta passando dalle schede di valutazione ai progetti embedded di produzione. RISC-V International afferma che le spedizioni annuali sono di circa 2,5 miliardi di core e descrive il 2026 come un anno di transizione verso il design-in e la certificazione. L’ ESP32-S31 è entrato in produzione di massa nel luglio 2026 con due core applicativi RISC-V, Wi-Fi 6 e BLE 5.4.

L’architettura si sta diffondendo anche nel settore automotive. Quintauris – sostenuta da Bosch, Infineon, Nordic, NXP, Qualcomm e STMicroelectronics – ha stretto una partnership con SiFive nel dicembre 2025 per portare l’IP di processore RISC-V nelle architetture di riferimento per controller zonali ed ECU ADAS. Infineon ha dichiarato che estenderà AURIX con una famiglia RISC-V, ed è disponibile da SiFive IP di processore RISC-V compatibile con ASIL-D.

RISC-V è già affermato nelle applicazioni embedded ad alto volume e si sta espandendo verso mercati a prestazioni più elevate e mission-critical dal punto di vista della sicurezza. Arm rimane dominante tra le famiglie di MCU dotate di NPU discusse qui. Un set di istruzioni condiviso non rende di per sé i componenti intercambiabili, e passare da un fornitore all’altro significa comunque nuovi periferici e una nuova qualifica. 

Per quanto riguarda il secondo fornitore e l’aspetto di qualificazione nella selezione dell’MCU, vedi 5 fornitori detengono l’80% del mercato MCU. Dov’è la tua seconda fonte?

Cosa fare prima di impegnarti

La domanda di AI sta accelerando quattro delle cinque tendenze di questo articolo, e la scheda sul tuo banco ne è a valle. Per i progetti con spedizione nel 2027, qualifica i componenti in base alla maturità della toolchain e all’attuale lead time, e per le pianificazioni a breve termine dai priorità alla produzione confermata rispetto alla preproduzione. 

I distributori stanno già contattando i clienti per i fabbisogni del 2027, mentre i produttori si preparano a una forte domanda, quindi estendi le previsioni oltre i 12 mesi per MCU, PMIC e memoria a nodo maturo sul percorso critico.

Progetta l’alimentazione attorno all’acceleratore fin dall’inizio. Quando l’acceleratore si attiva, la linea di alimentazione deve essere pronta. Una linea che non riesce a gestire il gradino di carico è un problema costoso da scoprire solo nel primo prototipo.