Alimentare la NPU: on-chip, PMIC esterno o ibrido?

Il tuo nodo sensore always-on ora include un acceleratore neurale, e il primo prototipo va in brownout a metà inferenza. La batteria aveva ancora carica, ma la rail non riusciva a reggere durante il burst di inferenza. Come illustrato in Your MCU Got Smarter – Your Supply Chain Got Harder, alcuni dei più recenti MCU dotati di NPU costano ormai solo uno o due dollari, portando burst di inferenza rapidi, su scala di millisecondi, in progetti che potrebbero essere stati dimensionati per carichi di controllo relativamente costanti. 

Un acceleratore neurale con un budget di potenza ristretto è prima di tutto un problema di alimentazione, ancor prima che di calcolo. Hai tre scelte di base: usare i regolatori on-chip dell'MCU, spostare le rail core su un power-management IC (PMIC) esterno, oppure combinare alimentazioni interne ed esterne in un'architettura ibrida. Ognuna comporta compromessi diversi in termini di numero di componenti, area della scheda, efficienza, controllo delle rail e margine prestazionale.

Punti chiave

• L'inferenza concentra il lavoro in burst di millisecondi su rail core a bassa tensione, spesso inferiori a un volt. L'energia per inferenza determina quanto l'AI aggiunge al budget energetico, mentre la risposta ai transitori e l'impedenza della sorgente determinano se la rail riesce a mantenersi stabile. 
• I risultati misurati del confronto NPU-versus-CPU mostrano miglioramenti energetici da 8,9x a 143x su workload che si mappano in modo efficiente sull'acceleratore. I modelli piccoli possono perdere questo vantaggio quando l'utilizzo della NPU è troppo basso. 
• La regolazione on-chip è il punto di partenza per i progetti sotto il watt ottimizzati per area della scheda e costo della BOM, a condizione che il regolatore interno possa supportare la corrente richiesta, la stabilità della rail e i target di clock. 
• Un PMIC esterno è adatto a progetti multi-dominio o sensibili alle prestazioni che richiedono efficienza di conversione, capacità di corrente, controllo delle rail o sequenziamento. Nei sistemi ricaricabili, può anche integrare la ricarica e il fuel gauging della batteria.
• Un'alimentazione ibrida è adatta quando una o due rail richiedono l'efficienza o il margine prestazionale della regolazione esterna, mentre per le rail restanti area della scheda e costo di un'architettura completamente basata su PMIC esterno non sono giustificati.
• Sorgenti ad alta impedenza, come le batterie a bottone, possono trasformare i burst di inferenza in brownout. Dimensiona l'accumulo energetico locale in base alla richiesta di carica del burst, alla resistenza della batteria e al droop di tensione consentito.

I burst di inferenza mettono alla prova la rail di alimentazione

Un dispositivo always-on mantiene in genere attivo un percorso di sensing a basso consumo mentre il dominio principale di calcolo attende un trigger. Quando il trigger scatta, l'inferenza viene eseguita in burst. La scomposizione a livello di evento di Alif di un ciclo di inferenza per keyword spotting separa il workload in un picco di wake, il burst di elaborazione dei coefficienti cepstrali in frequenza Mel (MFCC), il burst della NPU e la corrente residua che segue. Alif ha misurato il workload a 6,8 ms e 0,17 mJ per inferenza sulla NPU, rispetto a 137 ms e 2,62 mJ sulla sola CPU.

Un preprint indipendente del 2025 che misura il silicio Alif con strumentazione esterna ha rilevato miglioramenti energetici per inferenza compresi tra 8,9x e 143x su quattro modelli che beneficiavano dell'offload sulla NPU. 

In un esempio di keyword spotting, la potenza media durante l'esecuzione sulla NPU era leggermente più elevata, ma il tempo di esecuzione molto più breve compensava ampiamente. 

Su un piccolo modello MNIST per la classificazione di cifre scritte a mano, la NPU operava con un utilizzo di appena il 5,1% e consumava più energia del percorso CPU, perché l'overhead di orchestrazione superava il risparmio computazionale. Per modelli piccoli, la CPU può essere più efficiente; laddove la NPU dispone di controllo di alimentazione indipendente, il firmware può lasciarla spenta finché il workload non giustifica l'accelerazione.

Risultati energetici misurati della NPU su diversi workload

L'efficienza della NPU dipende fortemente dall'aderenza del workload e dall'utilizzo dell'acceleratore.

Per capire cosa significhi questo sulla rail di alimentazione, guarda STM32N6 di ST. Esegue il core a 0,81 V in modalità nominale e, secondo le misure di ST, il solo dominio VDDCORE assorbe da 124 a 191 mW durante l'inferenza. L'azienda fornisce un package dedicato per la misura di potenza per questa rail.

I dati pubblici sulla potenza di MCU-NPU raramente includono slew rate di corrente a livello di oscilloscopio o tracce di droop della rail. I rapidi load step sono un problema noto, ma il transitorio che il tuo regolatore e il disaccoppiamento devono gestire dipende dal workload, dalla scheda, dal convertitore e dalla sorgente. Misura VDDCORE sull'hardware reale durante l'inferenza.

Una volta capito l'andamento del carico, la domanda diventa dove avviene la conversione: sul chip, in un PMIC esterno, oppure ripartita tra i due.

1. Usa i regolatori on-chip dell'MCU

I fornitori di MCU portano da anni una quota crescente del percorso di alimentazione sul chip, e la generazione NPU continua questa tendenza. Le famiglie STM32U5 e STM32N6 di ST offrono regolazione switching interna per le alimentazioni core, richiedendo solo un piccolo insieme di componenti esterni induttivi e di disaccoppiamento. PSOC Edge di Infineon divide il chip in un dominio ad alte prestazioni e un dominio a basso consumo. 

Guardando al 2027, Ambiq afferma che il suo prossimo Atomiq110 userà un'implementazione a 12 nm della sua piattaforma Subthreshold Power Optimized Technology (SPOT) e offrirà una modalità a consumo ultra-ridotto operante intorno ai 300 mV. 

NXP i.MX RT700 rende il compromesso insolitamente visibile perché il suo kit di valutazione (EVK) consente ai progettisti di valutare lo stesso processore con quattro architetture di alimentazione: un PMIC completamente esterno, una soluzione interamente on-chip, una soluzione ibrida tra le due e una realizzazione discreta senza PMIC. Con rail esterne a 1,1 V o superiori, il core principale raggiunge 325 MHz e il core di sensing 250 MHz. Usando i regolatori interni low-dropout (LDO), questi limiti scendono rispettivamente a 250 e 205 MHz. La configurazione con PMIC esterno è quella predefinita dell'EVK. Il numero di rail è quindi solo una parte della decisione make-or-buy, perché un'alimentazione esterna offre anche un margine di clock misurabile e può migliorare l'efficienza di conversione.

La regolazione on-chip è limitata dal margine di corrente e termico, dall'efficienza di conversione sullo stesso processo del system-on-chip (SoC) e dal numero di rail che può controllare. Tuttavia, il percorso interno minimizza i componenti esterni e l'area della scheda e, per molti progetti sotto il watt, è la soluzione migliore, purché il regolatore on-chip possa supportare la corrente richiesta, la stabilità della rail e i target di clock.

2. Aggiungi un PMIC esterno

Per i progetti endpoint, un PMIC esterno può migliorare l'efficienza di conversione e aggiungere controllo delle rail, capacità di corrente, sequenziamento e funzioni che l'MCU non fornisce internamente. Nei sistemi ricaricabili, può anche integrare ricarica e fuel gauging della batteria. 

nPM1300 di Nordic mostra quanta funzionalità di power management possa entrare in un package piccolo. Combina due regolatori buck da 200 mA, due LDO/load switch configurabili, ricarica della batteria e supporto al fuel gauge in un package di circa 3 x 2,4 mm. Si configura tramite I2C e può funzionare con appena cinque componenti passivi esterni.

Un die di potenza dedicato può regolare con maggiore efficienza rispetto a una circuiteria realizzata sul processo logico dell'MCU. Questi vantaggi devono giustificare l'area della scheda, i componenti e il costo aggiuntivi.

3. Usa un'alimentazione ibrida

Un'architettura ibrida mantiene parte della conversione sull'MCU, spostando off-chip le rail che beneficiano maggiormente della regolazione esterna. L'EVK i.MX RT700 di NXP fornisce un esempio utile: il suo convertitore DC-DC on-chip genera VDDN mentre regolatori esterni forniscono VDD1 e VDD2. Una configurazione ibrida è adatta quando una o due rail richiedono l'efficienza o il margine prestazionale della regolazione esterna, mentre per le rail rimanenti area della scheda e costo di un'architettura completamente basata su PMIC esterno non sono giustificati. 

Quanto costa la rail esterna

Il confronto BOM più pulito usa lo stesso processore con diverse configurazioni di alimentazione, e i.MX RT700 di NXP lo consente. Il percorso esterno aggiunge PCA9422 e i suoi passivi alla BOM in cambio di un maggiore margine di clock e di un'efficienza di conversione potenzialmente superiore. Il percorso on-chip elimina queste voci, ma rinuncia a parte del margine prestazionale. Quest'anno i prezzi di listino e i prezzi spot si sono talvolta discostati nettamente, quindi usa Octopart per prezzare entrambe le stack di alimentazione ai volumi che prevedi di acquistare.

Per quanto riguarda il second source e la qualifica nella selezione degli MCU, vedi 5 Suppliers Hold 80% of the MCU Market. Where's Your Second Source?

Quando la batteria diventa il collo di bottiglia

La resistenza interna di una batteria a bottone può salire da diversi ohm a decine di ohm man mano che si scarica, quindi un burst di inferenza prelevato direttamente dalla cella può far scendere l'ingresso del convertitore sotto la tensione operativa richiesta. Un condensatore di reservoir o un piccolo supercondensatore può fornire localmente il burst. Dimensionarlo in base alla richiesta di carica del burst, alla resistenza interna della batteria e al droop di tensione consentito, anziché alla sola corrente di picco. 

La storica  di TIil white paper SWRA349 illustra il calcolo passo dopo passo. Verificate il condensatore di riserva nella condizione peggiore dello stato di carica della batteria e alla temperatura operativa peggiore, quando l’impedenza della sorgente è massima. In un progetto al limite, questo singolo componente può determinare se il prodotto verrà commercializzato.

Scegliete in base alla classe di potenza, poi verificate sul banco

Quando arriva il momento di scegliere un’architettura di alimentazione, iniziate dalla classe di potenza. Un progetto sotto il watt, ottimizzato per ridurre al minimo l’area della scheda e il costo della BOM, di solito parte dal regolatore integrato nel chip. Un SoC multi-dominio o sensibile alle prestazioni ha maggiori probabilità di giustificare un PMIC esterno o un’alimentazione ibrida grazie a una migliore efficienza, al sequenziamento, al controllo delle rail o a un maggiore margine di clock. Le sorgenti ad alta impedenza, come le batterie a bottone, richiedono il buffering dei burst indipendentemente dall’architettura del regolatore. 

Qualunque architettura scegliate, ci sono due misure che dovrebbero guidare la decisione. L’energia per inferenza mostra se l’accelerazione migliora il bilancio energetico. Il transitorio peggiore sulle rail mostra se il regolatore, la sorgente e il disaccoppiamento possono supportare il carico di lavoro. Misurate entrambi sulla vostra piattaforma hardware prima di prendere una decisione definitiva.