프로젝트 템플릿으로 설계 효율성 향상하기

ALTIUM DESIGNER에서의 계층적 회로도 설계

새로운 Altium Designer 사용자는 회로도 시트를 계층적으로 상위-하위 또는 하위-상위 관점으로 구성하는 이점을 완전히 이해하지 못할 수 있습니다. 그 결과, 사용자들은 프로젝트 조직에 대해 두 번 생각하지 않고 간단한(평면) 회로도 설계로 진행하는 경우가 많습니다. 이 논문에서는 시트 심볼이 무엇이며, 이것이 어떻게 더 큰 설계의 부분들을 동기화하는 데 사용되는지에 대해 종합적으로 살펴보겠습니다.

시트 심볼

Altium Designer에서 계층적 설계를 시작하려면 시트 심볼을 생성해야 합니다. 회로도 시트 심볼은 전기적 기본 요소로, 계층적 회로도 조직 또는 계층 구조 차트에서 하위 또는 자식 시트를 나타내는 데 사용됩니다. 시트 심볼에는 시트 항목도 포함되어 있는데, 이는 부모와 자식 회로도 시트 간의 네트 연결을 포함한 작업 분해 구조를 제공하며, 평면 시트 회로도 설계 다이어그램에서 스키마틱 간의 노드를 제공하는 포트와 유사한 방식입니다. 시트 심볼은 대규모 설계에서 여러 회로도를 조직화하는 데 사용될 수 있으며, 사용자에게 전체 프로젝트에 걸친 네트 연결을 보는 전반적인 유연성을 제공합니다.

아래 이미지에서, 시트 심볼은 지정자에 의해 정의됩니다. 이를 사용하여 설계의 카테고리를 설정하고, 각각의 파일 이름을 특정 스키마틱 시트에 연결할 수 있습니다. 시트 심볼에서 항목을 정의할 때, 시트 항목 이름은 그들의 하위 시트에서 동일한 이름에 연결됩니다.

그림 1 - 시트 항목이 있는 일반 시트 심볼

Altium Designer에서 시트 심볼을 생성하려면, 스키마틱 편집기에서 장소 -> 시트 심볼로 이동하십시오. 그 후, 장소 -> 시트 항목으로 이동하여 시트 심볼에 시트 항목을 추가하고 스키마틱에 배치할 수 있습니다.

Where the World Designs Electronics

Break down silos and enhance collaboration across all aspects of electronics development

Find Out More

Altium Designer에서 시트 심볼의 속성은 시청 목적으로 라벨링할 지정자를 정의할 수 있으며, 연결에 필수적인 파일 이름도 정의할 수 있습니다. 파일 이름이 정의되면, 시트 항목을 추가하고 편집할 수 있습니다. 그 이름은 하위 시트 레벨의 기존 포트 또는 전원 포트와 일치해야 합니다.

그림 2 - 시트 심볼 속성

그림 3 - 시트 항목 속성

Design Better, Together

Experience flexible controls for team management and project visibility.

Explore Solutions

스키마틱 디자인을 통한 쉬운 탐색:

여러 PCB 시트 심볼로 구성된 계층 구조 디자인에서 각각의 시트가 자체적인 진입점을 가지고 있어, Ctrl 키를 누른 상태에서 시트 진입점을 더블 클릭하면 프로젝트의 특정 시트로 쉽게 이동할 수 있습니다. 이는 특정 네트워크 명명 포트에 초점을 맞추고 해당 시트에서의 연결을 계층적 관점을 통해 볼 수 있게 합니다.

그림 4 - 계층적 디자인의 최상위 시트

상향식 스키마틱 디자인 접근 방식:

상향식 디자인 접근 방식은 일반적으로 작업 분해 구조 결정 과정, 단계별 디자인 또는 분해된 디자인으로 설명됩니다. 이는 디자인의 개요, 보통 최상위 시트 레벨에서 설명되는 것을 취하고, 각각을 깊이 있게 설명하는 하위 카테고리로 나누는 것을 의미합니다.

Component Management Made Easy

Manage your components, get real-time supply chain data, access millions of ready-to-use parts.

Learn More

그림 5 - 계층 탐색

아래의 명령어들은 상향식 디자인 접근 방식의 계층을 시작하는 첫 단계입니다. 이 기능들은 Altium Designer의 디자인 선택에서 찾을 수 있습니다.

- 심볼에서 인쇄 회로 기판 시트 생성

- 심볼에서 VHDL 파일 생성

- 심볼에서 Verilog 파일 생성

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

이 네 가지 계층 구조 기능은 모두 소프트웨어의 스키마틱 편집기에서 수행됩니다. "심볼에서 시트 생성" 기능을 사용할 때, 본질적으로 최상위 레벨에서 하위 시트를 생성하고 그 안에 일치하는 포트를 포함합니다.

그림 6 - Altium Designer의 스키마틱 편집기

하향식 스키마틱 디자인 접근 방식:

하향식 디자인 접근 방식은 상향식 접근 방식과 반대이지만 여전히 계층 기반 프로세스입니다. 하향식에서는 기본적으로 하위 시트의 평면 디자인을 검사하고 이를 사용하여 모든 정보를 하나의 카테고리로 결합하는 최상위 레벨을 생성합니다. Altium Designer에서 최종 결과로, 구조적 뷰는 동일하게 유지됩니다.

Part Insights Experience

Access critical supply chain intelligence as you design.

Learn More

그림 7 - 계층적 네트 연결 범위 예시

ALTIUM DESIGNER가 멀티 시트 디자인에서 네트 연결성을 통합하는 방법

다섯 가지 다른 구조의 인쇄 회로 기판 방법으로 네트 연결을 정의할 수 있습니다: 계층적, 포트 글로벌, 넷 라벨 글로벌, 넷 라벨 및 포트 글로벌, 그리고 시트 외부 커넥터. 사용하는 방법은 여러분의 멀티 시트 디자인의 구조에 따라 달라집니다. 계층적 디자인의 경우, 부모 시트와 하위 시트 간의 연결은 최상위 시트에서 명명된 시트 항목을 사용하여 정의되며, 이는 하위 시트의 명명된 포트와 구성 요소 넷 라벨을 통해 각각 일치합니다.

Altium Designer에서 넷 범위 설정하기:

Altium Designer에서 계층적 디자인 프로세스를 생성할 때, 사용자는 진행하기 전에 범위를 정의해야 합니다. 그렇지 않으면, 가장 흔한 오류인 중복 넷 이름과 같은 비정상적인 컴파일 오류를 마주하게 됩니다. 범위는 Project -> Project Options -> Options -> Net Identifier Scope로 가서 정의할 수 있습니다.

그림 8 - 계층적 넷 식별자 범위 정의 방법

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

결론

구조화된 멀티시트 디자인에서는 연결성을 보기 어렵고 프로젝트 뷰어에게 전체 작업 분해 구조를 보여주기 어려울 수 있습니다. 그래서 계층 구조를 정의하기 위해 시트 항목을 사용하는 것이 매우 유익합니다. 이를 통해 프로젝트 사용자는 생산 전 회로도 디자인 검토로 진행하면서 멀티시트 디자인과 관련된 시간 소모와 두통을 없앨 수 있습니다.