O Aviso da IPC Sobre a Confiabilidade de Microvias para Produtos de Alto Desempenho

Esperamos que, até agora, você tenha lido o comunicado de imprensa completo da IPC em 6 de março de 2019, sobre o aviso de falhas de campo e latentes em placas HDI de alto perfil. Se não, o comunicado de imprensa completo está disponível em I-Connect 007. [1]  

O que você pode ter visto é a declaração de aviso que a IPC incluirá no próximo IPC-6012E, Qualificação e Especificação de Desempenho para Placas Impressas Rígidas:

“Houve muitos exemplos de falhas de microvias após a fabricação nos últimos anos. Tipicamente, essas falhas ocorrem durante o reflow, no entanto, muitas vezes são indetectáveis (latentes) à temperatura ambiente. Quanto mais adiante no processo de montagem as falhas se manifestam, mais caras elas se tornam. Se permanecerem não detectadas até depois que o produto é colocado em serviço, elas se tornam um risco de custo muito maior e, mais importante, podem representar um risco de segurança.”

NÃO ENTRE EM PÂNICO!  Deixe-me explicar o contexto deste aviso. 

Nos últimos anos, alguns OEMs experimentaram um defeito latente em suas sofisticadas multicamadas HDI, mesmo sendo examinadas com nossas melhores metodologias de inspeção e teste de entrada disponíveis. Esse defeito causou falhas observadas em:

• Teste In-Circuito Pós-Refluxo
• Durante o "Nível de Caixa" Montagem Ambiente de Triagem de Estresse (ESS)
• Quando removido do armazenamento
• Em Serviço (Produto Campo pelo Cliente Final)

Após muito trabalho e investigações por esses OEMs, e com coordenação com o Subcomitê de Metodologia de Teste de Estresse Térmico D-32, a IPC emite um novo método de teste para estresse térmico, (IPC-TM-650, Método 2.6.27A) e choque térmico (IPC-TM-650, Método 2.6.7.2). O Método 2.6.27 exige que o veículo de teste ou cupom seja submetido a um perfil normal de refluxo de pasta de solda para atingir uma temperatura de pico de 230 graus C ou 260 Graus C enquanto conectado a uma unidade de medição de resistência de 4 fios por seis (6) perfis completos de refluxo sem o aumento da resistência de 5%. A cadeia em série no cupom de teste precisa ser composta por características usadas nos circuitos reais.

Isso permitiu que esses OEMs detectassem as falhas latentes de microvias e se protegessem contra possíveis defeitos não detectados. No entanto, encontrar a Causa Raiz dessa falha latente de HDI tem sido difícil. Assim, no início de 2018, a IPC organizou um grupo seleto de especialistas da indústria, sob a supervisão de Michael Carano, para investigar essa situação. Mais tarde, em 2018, esse grupo foi nomeado o IPC V-TSL-MVIA Subcomitê de Soluções Tecnológicas para Falha de Microvia de Interface Fraca. Sou um membro fundador deste grupo. Mas deixe-me enfatizar,

durante o último ano, nos reunimos e analisamos dados de testes, microseções e resultados experimentais. Aqui está o que SABEMOS:

• O defeito se manifesta como uma fratura na interface metalúrgica de um microvia para a camada de cobre abaixo dele ou para outro microvia abaixo dele. (veja a Figura 1)
• Primeira ocorrência da falha no nível do produto detectada (microvias empilhados) 2010.
• Microvias empilhados complexos podem exibir esse defeito latente (>2 pilhas) mas não microvias escalonados.
• Os dados até agora implicam que estruturas de microvia empilhadas, especialmente alturas de pilha de 3 ou mais, são muito mais propensas a sofrer esse modo de falha, e ainda é uma porcentagem minoritária (mas crescente) de designs de alta confiabilidade.
• A severidade do ambiente de uso final (que tentamos abordar pela severidade da condição de teste) parece ter algum impacto na probabilidade de ocorrência.
• Vários OEMs permitem vias CHEIAS empilhadas se o design não ultrapassar 2. Três é o número complicado.
• Isso foi observado em estruturas HDI complexas, como o Design do Cupom de Qualificação 3-8-3 visto na Figura 2 abaixo.
• Falhas no nível do produto são imprevisíveis (em processo, armazenamento ou campo)
• Os métodos de teste padrão da indústria históricos eram insuficientes para detectar essa falha, mas parecem suficientes para construções HDI normais.
• Pré-condicionamento e ciclos térmicos podem induzir esse defeito, mas quando retorna à temperatura ambiente, o defeito não é detectável por medições de resistência de 4 fios. Somente quando a PCB é aquecida até as temperaturas de refusão, o problema se torna aparente.
• A técnica IPC TM-650 2.6.27A, que duplica a refusão de montagem, detectará de forma confiável este problema latente. (veja a Figura 3 abaixo).
• Embora o comitê tenha desenvolvido um FMEA para defeitos de microvia, apenas este WMI é nosso foco.
• Trabalho adicional por parte do comitê ou da indústria é necessário para identificar a(s) causa(s) raiz e implementar ações corretivas. Voluntários para este comitê são aceitos desde que venham para trabalhar. (contate Chris Jorgensen na IPC ou Michael Carano em rbpchemical.net)
• Qualquer dado da indústria relacionado a este problema pode ser contribuído para a IPC e será usado ‘anonimamente’.

Para ler mais sobre o Comitê WMI e nossas descobertas, há um relatório disponível do nosso FÓRUM ABERTO APEX 2019 [2] e um White Paper foi publicado pelo comitê, IPC WP-023 “Via Chain Continuity Reflow Test: The Hidden Reliability Threat- Weak Microvia Interface.” Disponível na Livraria da IPC.

Discussões adicionais serão realizadas no próximo Fórum Anual de Alta Confiabilidade da IPC a ser realizado em Baltimore de 14 a 16 de maio [3]

FIGURA 1. O defeito latente WMI observado após seis refusões de 230^OC. [usado com permissão][4]

FIGURA 2. Um cupom de qualificação HDI complexo (3-8-3) com estruturas de microvia empilhadas e escalonadas. [usado com permissão] [4]

FIGURA 3. Perfil de refusão e resistência de 4 fios de uma estrutura de microvia empilhada 4+N+4 abrindo a apenas 224,6°C e fechando a 184°C ao esfriar. Testes subsequentes à temperatura ambiente e testes de ciclagem térmica indicaram ausência de defeito. [usado com permissão] [4]

Tem mais perguntas? Ligue para um especialista na Altium ou saiba mais sobre como ferramentas de design integrado auxiliam no layout de PCBs de alta densidade no Altium Designer^®.

REFERÊNCIAS

1. Comunicado de Imprensa da IPC, 6 de Março de 2019
2. Fórum Aberto sobre Interface Fraca de Microvia, IPC APEX, Jan 2019, San Diego, CA 
3. Fórum de Alta Confiabilidade da IPC em Baltimore, MD, de 14 a 16 de Maio de 2019    
4.  J.R. Strickland & Jerry Magera, Como a Tecnologia Aplicada da MSI Superou a Ameaça Oculta da Microvia, Fórum de Alta Confiabilidade da IPC, 16 de Maio de 2018, Baltimore, MD