Новая многослойная архитектура: Сетка питания

Забавно, как мы принимаем существующий порядок вещей за единственную реальность, потому что это единственное, что нам приходилось испытывать. В дизайне печатных плат многослойная архитектура является одним из таких устоявшихся порядков. Но это не единственная архитектура, которая подойдет для высокоскоростных конструкций. В Hewlett-Packard мы экспериментировали и внедряли архитектуру с более высокой производительностью, основанную на характеристиках RF-дизайна. Это не было случайностью, поскольку наша организация по дизайну печатных плат также делила ресурсы с нашей организацией по дизайну интегральных схем. Однажды я рассматривал статью доктора Леонарда Шапера из HiDEC (часть Univ. of Arkansas) об Интерконнектной Сетевой Системе Питания (IMPS) [1,2,3]. Это была высокоплотная архитектура, созданная для дизайна 2-слойных тонкопленочных подложек MCM, где каждый слой содержал землю питания и землю сигнала, и не было плоскостей. В те дни единственный способ достичь 10-микронных геометрий заключался в использовании тонких напыленных металлов и литографии фоторезиста полупроводников. Я подумал тогда: «Почему бы нам не попробовать это с 5-миловыми (0,125 мм) геометриями на FR4, чтобы посмотреть, сработает ли это?» Рисунок 1 показывает три архитектуры и правила дизайна.

Мы протестировали архитектуру на текущей 12-слойной плате дисковода и смогли завершить дизайн всего с 4 слоями (мы не перемещали никакие детали).

ВАУ!—это было проще, чем мы думали! Наши друзья, дизайнеры интегральных схем, глядя через плечо, комментировали: «Молодцы—вот так и проектируются интегральные схемы». Наши клиенты, работающие с радиочастотами, также отметили: «Ничего нового—это структура смещенной совмещенной полосковой линии—используем её уже 30 лет!» Так что, мы не изобрели ничего нового (как мы узнали, когда пытались запатентовать), но это определённо работало лучше и имело более высокие плотности, чем традиционная многослойная архитектура, а также обладало более низкой индуктивностью PDN. Мы назвали это «POWER MESH» и сохранили как ‘НАШ’ секрет!

РИСУНОК 1 а. Традиционная многослойная архитектура; б. архитектура IMPS только с 2 металлическими слоями; в. Архитектура HP Power Mesh из 4 слоёв.

Контроль импеданса

На рисунке 2а показана одиночная силовая плоскость. Следующий шаг - разделенная силовая плоскость (рис2б). Power Mesh использует структуры RF сопланарного типа для подключения до 12 отдельных силовых шин к слоям 3 и 4, но ортогонально (Рис2в). Те же PDN подключены к слоям 2-3 с помощью захороненных переходных отверстий (Рис2г). Линии передачи для маршрутизации, как однопроводные, так и дифференциальные, были основной проблемой с этой архитектурой. Как видно на рисунке 2 (рис2е), все трассы сопланарны и ссылаются на близкую земляную плоскость, но также соединены с питанием. Рис2ж показывает правила проектирования для 50 ом и 100 ом дифференциальных.

Рисунок 2. Структура смещенной сопланарной полосковой линии имеет множество преимуществ для высокоскоростных сигналов - низкая перекрестная помеха - низкие импедансы PDN; .а.  

Компоновка и проектирование

Разводка печатной платы необычна, но проста. Разница заключается в том, что сначала создается сеть питания, на которой размещаются контакты питания устройств на этой сети после расчета ширины дорожек питания. Чтобы избежать падения напряжения, используется сетка для соединения всех устройств на слоях 1 и 4 с помощью скрытых переходных отверстий (blind-vias). Сетка PDN должна быть завершена в направлениях X и Y; проложена обратно к источникам питания с использованием захороненных переходных отверстий (buried vias). Эта сетка действует как плоскость, в том смысле, что питание имеет различные маршруты к устройствам.

Защитите все соединения питания и сетку и начните трассировку сигналов в слоях X и Y. Допускается "толкать" сетку питания, если соединение с контактом питания сохраняется. После завершения трассировки все дорожки питания расширяются для заполнения всех доступных пространств (как полигоны) для максимизации распределенной емкости для каждой PDN. Рисунок 3 является сводкой этапов проектирования.

Рисунок 3. Процесс проектирования для сетки питания имеет знакомые действия, но перестроен так, что структура PM выполняется в первую очередь.

Пример

Один из многих примеров, которые мы использовали для обучения дизайнеров и инженеров, представлен на рисунке 4. Этот высокоскоростной многослойный изначально был разработан с 12 слоями. Версия с сеткой питания требовала всего 4 слоев и была завершена всего за 2 дня, так как мы не перемещали никаких деталей. В ходе последующих обзоров мы поняли, что если переместить 48% деталей на дальнюю сторону, плата могла бы быть вдвое меньше - или мы могли бы объединить вторую плату на обратной стороне.

Функциональное тестирование показало снижение перекрестных помех и снижение импеданса PDN, наряду с сокращением затрат за счет уменьшения количества слоев с 8 до 4. Дополнительное снижение затрат можно было бы ожидать, если бы мы разместили многие компоненты на дальней стороне.

По этой теме не опубликовано никаких статей, так как мы хранили это в секрете 30 лет!! Но если вы ‘погуглите’ "power mesh", вы найдете статьи по дизайну ИС. ДЕРЗАЙТЕ!

Рисунок 4: Пример традиционной 12-слойной многослойной платы TH HS, переработанной в 4-слойную Power Mesh. (последующий анализ показал, что размер платы может быть уменьшен вдвое или в эту версию PM может быть интегрирован второй TH). A. Маршрутизация сигнала и PWR на слое 2 по оси Y; b. Маршрутизация сигнала и PWR на слое 3 по оси X; c. Два из внутренних слоев традиционной 12-слойной платы; d. Заземляющий слой на поверхности 1-го слоя и места под SMT, включая вид сбоку.

Ссылки

Хотите узнать больше о том, как Altium может помочь вам с вашим следующим проектом печатной платы? Обратитесь к эксперту в Altium и узнайте больше о планировании многослойной структуры вашей печатной платы в Altium Designer^®.

1. L.W. Schaper, S. Ang, D.A. Arnn, J.P.Parkerson, “Недорогой многочиповый модуль на гибкой подложке и с массивом шариковых контактов”, Доклады ICE по многочиповым модулям, Денвер, Колорадо, апрель 1996 г., стр. 28-32.

2. Шапер, Л. и Гровер, М., "Сравнение системы взаимосвязанных сетчатых структур питания (IMPS) и топологий встроенных полосковых соединений в упаковке микропроцессоров", 5-й рабочий семинар IEEE по распространению сигналов на соединениях, июнь 2000 г., Сан-Франциско, Калифорния

3. Шапер, Л.; Паркерсон, Дж.; Браун, В.; и Анг, С.; "Моделирование и электрический анализ бесшовных соединений с высокой внешней связью (SHOCC)", Транзакции IEEE по передовым упаковочным технологиям, Том.22, №3, август 1999