Kiểm soát EMI trong Thiết kế PCB: Chiến lược Tách rời cho PDN

Chào mừng bạn đến với bài viết thứ năm trong loạt bài của chúng tôi, Thành thạo Kiểm soát Nhiễu Điện Từ trong Thiết kế PCB. Trong bài viết này, chúng ta sẽ đi sâu hơn vào các chiến lược phân phối năng lượng và thảo luận cách tối ưu hóa chúng để cải thiện hiệu suất Nhiễu Điện Từ (EMI) trong các dự án PCB của bạn.

Hình 1 - Ví dụ về một chiến lược giảm nhiễu trong Altium Designer^®

Một yếu tố quan trọng trong việc kiểm soát EMI và cải thiện tính toàn vẹn tín hiệu trên một bảng mạch in số là việc thực hiện các chiến lược giảm nhiễu hiệu quả. Những phương pháp này đảm bảo nguồn năng lượng sạch và ổn định cho các Mạch Tích hợp (ICs) trên bảng mạch của bạn.

Để đạt được điều này, các nhà thiết kế PCB cần tạo ra một Mạng Lưới Cung Cấp Năng Lượng (PDN) mạnh mẽ, đáp ứng nhu cầu năng lượng của các IC chuyển mạch nhanh, đảm bảo chúng nhận được lượng dòng điện đúng từ nguồn cung cấp. Thiết kế một PDN cung cấp năng lượng một cách hiệu quả và kịp thời có thể là một thách thức. Điều này đòi hỏi giảm thiểu tổn thất và đáp ứng nhu cầu trở kháng cho hiệu suất cao.

Khi tốc độ dữ liệu và tốc độ tín hiệu tiếp tục tăng, việc thiết kế một Mạng Lưới Cung Cấp Điện (PDN) có trở kháng thấp trở nên quan trọng hơn và cũng khó khăn hơn. Điều này là bởi vì hồ sơ trở kháng có mối quan hệ chặt chẽ với tần số của các tín hiệu được truyền đi. Cân bằng những yếu tố này là thiết yếu để giữ cho thiết kế PCB của bạn hoạt động tốt và giảm thiểu vấn đề EMI. Khi nói đến việc thiết kế một Mạng Lưới Cung Cấp Điện (PDN) hiệu quả, một số kỹ thuật phổ biến được sử dụng, như tích hợp tụ điện giải nối hoặc sử dụng các mặt phẳng nguồn và đa giác đồng trong cấu trúc xếp chồng.

Tuy nhiên, một số phương pháp và quan niệm được chấp nhận rộng rãi đã được chứng minh không chỉ không hiệu quả mà còn có hại cho hiệu suất của bảng mạch.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

Hiện tượng Cộng Hưởng Phản

Một kỹ thuật phổ biến bao gồm việc sử dụng nhiều tụ điện có kích thước khác nhau, thường từ 10nF đến 1µF. Ý tưởng là các tụ điện lớn hơn cung cấp năng lượng cho các Mạch Tích Hợp (ICs), trong khi các tụ điện nhỏ hơn lọc ra tiếng ồn tần số cao. Mặc dù cách tiếp cận này có vẻ hợp lý, nó thực sự có thể phản tác dụng khi cố gắng giảm tổng trở kháng của PDN. Lý do nó có thể phản tác dụng là bởi vì tụ điện thực tế không hoạt động lý tưởng; chúng có hiệu ứng nhiễu xạ trở nên đáng kể ở các tần số cao.

Tụ điện chỉ thể hiện trở kháng điện dung đến tần số cộng hưởng của chúng. Vượt qua điểm này, các thành phần nhiễu loạn trong gói tụ điện bắt đầu ảnh hưởng đến trở kháng, khiến cho các tụ điện có xu hướng hoạt động giống như cuộn cảm hơn. Việc sử dụng các tụ điện có kích thước khác nhau trong nỗ lực đạt được tổng dung lượng cao hơn và trở kháng thấp hơn có thể gặp phải những thách thức đáng kể. Điều này là do mỗi tụ điện có hồ sơ trở kháng riêng biệt, được ảnh hưởng bởi các đặc tính độc đáo của nó. Mỗi tụ điện cũng có một tần số cộng hưởng khác nhau, dẫn đến tình trạng các hồ sơ trở kháng này chồng chéo lên nhau. Sự chồng chéo của các hồ sơ trở kháng này dẫn đến việc xuất hiện các đỉnh trở kháng cao hơn ở các tần số cụ thể. Những đỉnh này xuất hiện do sự tương tác giữa các tần số cộng hưởng khác nhau của các tụ điện.

Hình 2 - Hiệu ứng chống cộng hưởng — Tác động của việc đặt các tụ điện có kích thước khác nhau với các hồ sơ trở kháng khác nhau song song. Nguồn: fresuelectronics.com

Do đó, hiệu ứng kết hợp của những tần số cộng hưởng khác nhau này có thể tạo ra các khu vực trở kháng tăng lên, có thể ảnh hưởng tiêu cực đến hiệu suất tổng thể của PDN và hiệu quả của chiến lược giảm nhiễu.

Để giải quyết vấn đề này, tốt hơn hết là sử dụng các tụ điện Surface-Mount Device (SMD) cùng loại và gói, với độ tự cảm dẫn thấp nhất có thể. Đặt các tụ điện này song song giúp đáp ứng yêu cầu về dung lượng trong khi giảm thiểu độ tự cảm ở tần số cao. Ngoài ra, việc thay đổi cực của dây dẫn tụ điện có thể giảm độ tự cảm lẫn nhau và giảm tổng độ tự cảm của PDN.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

Vị trí đặt tụ điện

Khi nói đến việc đặt các tụ điện giảm nhiễu, điều cần thiết là phải giải quyết vấn đề về độ tự cảm, điều này trở nên ngày càng quan trọng khi tần số tín hiệu tăng lên. Để giảm thiểu điều này, các tụ điện nên được đặt càng gần các chân nguồn của Mạch Tích Hợp (ICs) càng tốt, những IC này sử dụng dòng điện cho hoạt động của chúng. Bằng cách đặt các tụ điện gần ICs, chúng ta có thể giảm thiểu khoảng cách mà dòng điện phải di chuyển, do đó giảm bớt hiệu ứng tự cảm có thể cản trở hiệu suất ở tần số cao.

Trong bối cảnh này, mối quan tâm chính của người thiết kế không nên chỉ giới hạn ở khoảng cách vật lý mà dòng điện phải di chuyển, mà họ nên cân nhắc kỹ lưỡng đường đi chính xác mà dòng điện theo. Việc giảm khoảng cách giữa tụ bù và chân nó được kết nối là quan trọng, nhưng lý do cơ bản cho điều này là để giảm thiểu độ cảm kháng nhiễu kèm theo trên các đường dẫn. Việc đặt gần giúp đảm bảo rằng các tụ điện có thể cung cấp hiệu quả lượng điện tích cần thiết cho các IC, giúp ổn định nguồn điện và duy trì tính toàn vẹn của tín hiệu.

Hình 3 - Ví dụ về việc đặt tụ bù cạnh IC với Altium Designer

Bằng cách tối ưu hóa đường đi, thay vì chỉ tập trung vào việc rút ngắn nó, người thiết kế có thể đảm bảo rằng dòng điện chảy một cách hiệu quả nhất, giảm tiềm năng gây ra nhiễu điện từ (EMI) và cải thiện hiệu suất mạch tổng thể.

Do đó, việc lập kế hoạch đường đi đúng đắn có thể quan trọng ngang bằng với việc giảm thiểu khoảng cách, vì cả hai đều ảnh hưởng trực tiếp đến các hiệu ứng nhiễu kèm có thể làm suy giảm sự ổn định và chức năng của mạch.

SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Learn More

Ngoài việc đảm bảo các tụ điện được đặt gần các mạch tích hợp (ICs), việc chọn các tụ điện có Điện trở dòng tương đương (ESR) thấp nhất có thể là rất được khuyến khích. ESR là một thông số quan trọng bởi vì nó ảnh hưởng trực tiếp đến hiệu quả của tụ điện trong việc lọc nhiễu tần số cao. Một ESR thấp giảm tổng trở kháng giữa tụ điện và chân nguồn của ICs, cho phép kiểm soát hiệu quả hơn sự biến động điện áp và nhiễu trên đường dây nguồn. Hơn nữa, các tụ điện có ESR thấp thường thể hiện hiệu suất tốt hơn trên một phạm vi tần số rộng hơn, góp phần giảm thiểu nhiễu điện từ (EMI) và cải thiện tính toàn vẹn nguồn điện tổng thể của thiết kế.

Mặt Phẳng Nguồn

Khi thiết kế một bảng mạch in (PCB) đa lớp, việc đặt một cặp mặt phẳng nguồn và mặt phẳng tham chiếu trả về, thường được gọi là “mặt đất”, gần nhau trong cấu trúc xếp lớp là rất khuyến khích. Đặt các mặt phẳng này gần nhau tăng dung lượng phân bố giữa chúng, từ đó giảm tổng trở kháng của mạng lưới phân phối nguồn (PDN).

Cấu hình lý tưởng bao gồm việc đặt các lớp tín hiệu cạnh với mặt phẳng tham chiếu trả về, thường được gọi là “Mặt Đất Tín Hiệu”. Việc đặt này một cách chiến lược cho phép dòng trả về chảy với diện tích vòng lặp tối thiểu, giúp hạn chế các trường điện từ được tạo ra bởi các tín hiệu, từ đó kiểm soát nhiễu điện từ (EMI) và giảm tiếng ồn. Cấu hình này cải thiện đáng kể tính toàn vẹn của tín hiệu, vì nó giảm thiểu sự crosstalk và sự ghép nối điện từ giữa các đường dẫn, đảm bảo chất lượng tín hiệu cao hơn và giao tiếp đáng tin cậy trên PCB. Ở phía đối diện của mặt phẳng tham chiếu trả về, mặt phẳng nguồn nên được đặt. Bố cục này đảm bảo rằng mặt phẳng nguồn có thể cung cấp năng lượng một cách hiệu quả cho các mạch tích hợp (ICs) mà không bị nhiễu từ tiếng ồn do các tín hiệu chuyển mạch nhanh gây ra. Bằng cách tách mặt phẳng nguồn ra khỏi các lớp tín hiệu trong khi vẫn giữ khoảng cách gần với mặt phẳng tham chiếu trả về, bạn có thể giảm thiểu sự ghép nối nhiễu và tạo ra một môi trường ổn định cho việc cung cấp nguồn, cuối cùng góp phần vào hoạt động hiệu quả của toàn bộ mạch. Sắp xếp này cải thiện cả tính toàn vẹn nguồn và tính toàn vẹn tín hiệu, làm cho nó trở thành một thực hành thiết kế cơ bản cho các PCB đa lớp hiệu suất cao.

Hình 4 - Ví dụ về cấu hình tối ưu 6 lớp với Altium Designer^®

Sử dụng các tụ điện địa phương được đặt gần các chân nguồn của IC và có các mặt phẳng nguồn và mặt đất đặt gần nhau cung cấp một giải pháp hoàn chỉnh. Sự kết hợp này cải thiện Mạng Lưới Cung Cấp Điện, giảm Nhiễu Điện Từ (EMI) và duy trì chất lượng tín hiệu tốt hơn trên toàn bảng mạch. Ngoài ra, cách tiếp cận này giúp phân phối điện năng đều hơn trên toàn bộ PCB và giảm độ tự cảm có thể xảy ra nếu sử dụng phương pháp định tuyến nguồn truyền thống.

Bằng cách kết hợp các tụ điện được đặt đúng vị trí với các mặt phẳng nguồn và mặt đất được sắp xếp gần nhau, bạn tạo ra một hệ thống phân phối điện đáng tin cậy và hiệu quả hơn, đảm bảo PCB của bạn hoạt động tốt và không bị nhiễu.

Nhìn về phía trước, bài viết tiếp theo của chúng tôi sẽ đề cập đến chủ đề phòng ngừa crosstalk. Chúng tôi sẽ khám phá các chiến lược để giảm thiểu sự can thiệp giữa các tín hiệu và đảm bảo giao tiếp sạch sẽ, đáng tin cậy hơn trong thiết kế PCB của bạn, với trọng tâm đặc biệt vào các phương pháp hay nhất về EMI. Bạn có thể đảm bảo không bỏ lỡ bằng cách theo dõi các trang và mạng xã hội của Altium, để bạn có thể cập nhật với những hiểu biết giá trị và mẹo thực hành để nâng cao thiết kế của mình.

Kết luận

Khi làm việc trên các thiết kế PCB tiên tiến, Altium Designer^® cung cấp một bộ công cụ toàn diện có thể đơn giản hóa quá trình cho các nhà thiết kế PCB và giúp bạn tạo ra một Mạng Lưới Cung Cấp Điện (PDN) hiệu quả. Một trong những tính năng chính của Altium Designer^® là Trình Quản Lý Lớp Chồng. Công cụ này giúp bạn chọn cấu hình chồng lớp tối ưu cho PCB dựa trên nhu cầu cụ thể của hệ thống của bạn.

Ngoài ra, Altium Designer® bao gồm các công cụ tích hợp mạnh mẽ cho phép bạn thực hiện các mô phỏng chi tiết của PDN. Những mô phỏng này giúp bạn phân tích và đưa ra quyết định thông tin về cách cải thiện thiết kế bảng mạch của bạn một cách hiệu quả.

Để nâng cao các dự án thiết kế PCB của bạn và tận dụng những công cụ tiên tiến này, chúng tôi khuyến khích bạn bắt đầu dùng thử miễn phí Altium Designer^® và Altium 365^™.

Điều này sẽ cho bạn cơ hội trải nghiệm trực tiếp cách công cụ CAD hoàn chỉnh này có thể nâng cao khả năng thiết kế của bạn và dẫn đến các thiết kế PCB hiệu quả và hiệu suất cao hơn.