A-SAP™ – Bạn cần biết những gì?

Quá trình thu nhỏ liên tục cả về bao bì và kích thước linh kiện trong thế hệ điện tử tiếp theo đang trở nên ngày càng khó khăn để giải quyết và đặt ra thách thức đáng kể cho cả nhà thiết kế PCB và nhà sản xuất PCB.  

Để hiệu quả vượt qua các hạn chế của quy trình sản xuất PCB trừ đi bằng phương pháp ăn mòn truyền thống, thiết kế PCB đòi hỏi khả năng sản xuất PCB tiên tiến trong khi đẩy giới hạn của kích thước đặc điểm nhỏ hơn, số lượng lớp cao hơn, nhiều cấp độ của vias vi mô xếp chồng và tăng số chu kỳ ép nhiệt. Khi một nhà thiết kế bảng mạch in được thúc đẩy để thiết kế với mức độ phức tạp này, điều này cũng giảm bớt cơ sở cung cấp của các nhà sản xuất có khả năng đáp ứng những nhu cầu này, làm tăng thêm thách thức.

Quy trình Bán-Additive (SAP) có thể được triển khai và tích hợp với các quy trình sản xuất PCB hiện có, và cung cấp một phương án thay thế hiệu quả làm đặt lại đường cong SWaP-C trong khi tăng độ tin cậy.

Khả năng thiết kế và sản xuất một đường dẫn và khoảng cách 15 micron một cách lặp đi lặp lại và đáng tin cậy mang lại cơ hội trước đây không có sẵn cho nhà thiết kế PCB và nhà sản xuất PCB. Mặc dù chỉ mới bắt đầu, quy trình điện tử SAP có thể:

• giảm số lớp cần thiết cho việc định tuyến BGA mật độ cao
• tăng kích thước lỗ
• giảm số lớp micro via cần thiết
• giảm đáng kể kích thước, trọng lượng và bao bì hoặc ngược lại tăng nội dung điện tử trong một dấu chân hiện có 

Những lợi ích này và nhiều hơn nữa đang được khám phá và thực hiện khi các nhà sản xuất PCB triển khai SAP vào cơ sở sản xuất PCB của họ.  

Trong các bài đăng blog trước, chúng tôi đã đi qua cơ bản về quy trình SAP, gần đây đã xem xét một số câu hỏi hàng đầu liên quan đến chồng lớp bảng mạch in; và cũng đã khám phá một số "quy tắc thiết kế" hoặc "hướng dẫn thiết kế" không thay đổi khi thiết kế với những kích thước đặc điểm cực kỳ mật độ cao này.

Trong bài đăng blog này, hãy khám phá không gian thiết kế xung quanh khả năng sử dụng những bề rộng đường mạch cực kỳ mật độ cao này trong các khu vực thoát BGA và các đường mạch rộng hơn trong lĩnh vực định tuyến. Lợi ích là giảm số lớp mạch và mối quan tâm là duy trì trở kháng 50-ohm. Eric Bogatin gần đây đã xuất bản một bài báo trắng phân tích chỉ lợi ích và mối quan tâm này. 

Không có tranh cãi rằng các đường mạch hẹp sẽ có trở kháng cao hơn so với các đường mạch rộng 50-ohm. Câu hỏi đặt ra là, nếu sự khác biệt về trở kháng không quá lớn hoặc các đường mạch hẹp, trở kháng cao không quá dài, đây có thể là một giải pháp chấp nhận được. Bài báo của Eric đã đi sâu vào các câu hỏi về sự khác biệt trở kháng là bao nhiêu là quá lớn và độ dài nào là quá dài.  Tôi sẽ để bạn tìm hiểu chi tiết nhưng để tóm tắt kết luận, ảnh hưởng đến chất lượng tín hiệu từ khu vực hẹp hơn trong một kết nối đường mạch 50-ohm đồng nhất khác sẽ đến từ sự phản xạ. Ảnh hưởng từ sự phản xạ của nó có thể ở mức chấp nhận được nếu nó đủ ngắn. Trong khu vực phá vỡ BGA, có thể sử dụng một đường mạch hẹp bằng một nửa chiều rộng của đường mạch trong khu vực định tuyến và vẫn đạt được tổn thất trở lại chấp nhận được đối với băng thông cao. Điều kiện này có thể giảm tổng số lớp trong thiết kế bảng mạch và là một điểm xuất phát hữu ích để xem xét khi nào có thể sử dụng các đường mạch hẹp để giảm tổng số lớp.

Bước tiếp theo là gì? Việc xây dựng các phiếu thử nghiệm và đo lường đang được tiến hành để chứng minh điều này.  

Eric và nhóm của anh ấy cũng đang nghiên cứu không gian thiết kế cho các đường truyền tín hiệu cặp đôi vi mạch với khoảng cách rất nhỏ. Hãy chú ý theo dõi, chúng tôi sẽ liên kết đến nó ngay khi nó được công bố.

Những câu hỏi về khả năng mới này cho các nhà sản xuất có thể tạo ra các đường mạch và khoảng cách trên PCB nhỏ hơn đáng kể so với trước đây đang làm dấy lên nhiều câu hỏi. Tôi muốn mời mọi người đọc blog này đăng câu hỏi của họ hoặc liên hệ trực tiếp với tôi với những câu hỏi đó. Như với bất kỳ công nghệ mới nào, sẽ có một quá trình học hỏi, và chúng tôi đang làm việc với một nhóm người để xác định những câu hỏi quan trọng nhất và rút ngắn quá trình học hỏi cho các nhà thiết kế PCB.

Để bắt đầu quá trình suy nghĩ:

• Khi tỷ lệ khía cạnh cho chiều cao so với chiều rộng của đường mạch tăng lên, có nghĩa là các đường mạch dày hơn so với chiều rộng của chúng, điều này có ảnh hưởng như thế nào?
• Liệu tỷ lệ khía cạnh cao hơn này có cho chúng ta các cặp đôi vi mạch thực sự không?
• Làm thế nào để bạn kết hợp các lớp khắc trừ với các lớp bổ sung bán phần?  
• Liệu tất cả các lớp đều nên là các lớp mỏng?
• Bạn có thể sử dụng các lớp dày hơn không?
• Câu trả lời cho các câu hỏi trên ảnh hưởng như thế nào đến sự cong vênh sau khi SMT?
• Điều gì xảy ra nếu bạn bỏ qua “trở kháng 50-ohm” và sử dụng một cái gì đó khác?
• Ảnh hưởng đối với các đường mạch hẹp sẽ như thế nào nếu bạn cũng thu nhỏ chiều dài?
• Có bề mặt nào không thể sử dụng với quy trình này không?
• Bạn thiết kế lớp mặt nạ hàn như thế nào?
• Những loại vật liệu nào tương thích với quy trình SAP này?
• Khi chuyển sang các đường mạch có tỷ lệ khía cạnh cao hơn, liệu có yêu cầu vật liệu cụ thể không?

Chúng tôi cần sự giúp đỡ của bạn để phát triển công nghệ này và những lợi ích của nó. Chắc chắn có nhiều câu hỏi như có nhiều câu trả lời vào lúc này và tôi cam kết giúp trả lời tất cả những câu hỏi này. Tôi đang thành lập một nhóm các nhà thiết kế bảng mạch in hứng thú và nhiệt huyết để giúp trả lời những câu hỏi này. Nếu bạn quan tâm đến việc tham gia nhóm này hoặc có câu hỏi để thêm vào, hãy bình luận ở đây hoặc liên hệ trực tiếp với tôi!