Introducción a los interconectores de alta densidad y la evolución de la electrónica

^{FIGURA 2. Módulos de alta densidad para a. sustratos de conexión invertida y b. telecomunicaciones. Las figuras muestran una rejilla de 37.5 mm cuadrados, 1.00 mm; BGA de 765 I/O; circuito de superficie laminada (SLC) de 2S2P (4+4) plástico reforzado con fibra de vidrio (FRP) de 1.0 mm de grosor; vías llenadas sobre la superficie; líneas de 0.50 mm / espacios de 0.76 mm; fotovías de 9,719 – 0.89 mm. Fuente: IBM. Acumulación secuencial de capas múltiples de poliimida; líneas y espacios de 0.075 mm, pads de 0.25 mm; distribución de calor mediante un disipador de calor; blindaje de interferencia de radiofrecuencias mejorado por el plano de capa externa.; vías en pads de tecnología de montaje en superficie (SMT). Fuente: Alcatel}

^{FIGURA 3. La complejidad y densidad siempre creciente caracterizan las placas HDI utilizadas en los teléfonos móviles desde 1994 hasta la fecha. La figura muestra el progreso del teléfono móvil desde 1994 hasta 2018; trazos/espacios: 0.105 mm a 0.025 mm; vías ciegas: taladro de 0.25 mm a 0.050 mm; secuencial de 6 capas a 10 capas de ELIC (interconector de cada capa). Fuente: EE Times.}

^{FIGURA 4. Una placa de telecomunicación de alta confiabilidad para un controlador triple de red óptica OC-192 (10 Gb/s). La construcción es de laminados de baja pérdida y utiliza una estructura HDI de 1+6+1. El dibujo muestra la aplicación: controlador de red de Ethernet; permite el ensamblaje de componentes con altas I/O (216 LPSI); baja interferencia electromagnética (EM)I, interferencia de radiofrecuencia; plano de tierra (GND) de superficie inundada; vías láser en pads de SMT; reemplazo: para el 14 L TH; material: FR408 de baja pérdida/ alto TG (temperatura de transición vítrea). La tabla muestra el grosor (1.83); el diámetro de la vía y el pad (mm) y el trazo/espacio (mm) para las capas externas e internas y los llenados (pours).}

^{FIGURA 5. El uso típico de microvías para conectar los varios condensadores y resistores incrustados. La figura muestra la terminación de microvía al condensador; el dieléctrico del condensador incrustado; la terminación a la microvía; el electrodo del condensador; el centro y preimpregnado dieléctrico; la terminación a la vía de paso enchapada; el resistor incrustado de cerámica; la terminación de microvía al resistor.}

^{FIGURA 6. a. Los dispositivos de paso fino como este microprocesador de 953 pines – paso de 0.5 mm, b. el dispositivo DSP de 498 pines 0.5mm o c. el controlador de 480 pines a 0.4 mm, hasta el d. 182 pines a 0.25 mm requieren microvías. e. el interruptor digital de 2577 pines – paso de 1.0 mm ahora exige microvías para poder conectarlos en un circuito impreso.}

Las oportunidades de HDI

Otros beneficios de utilizar las tecnologías de HDI pueden surgir de la facilidad de diseño que resulta en una más rápida implantación en el mercado y una mejora en confiabilidad.

Más rápida implantación en el mercado

La más rápida implantación en el mercado viene a ser a razón de la más fácil colocación de componentes utilizando vías ciegas o vías en pads. Otras eficiencias de diseño se realizan en virtud de un espaciado reducido, una mejora dentro de los breakouts de BGA, ruteo de boulevards (véase el capítulo 4), y la facilidad del autoruteo utilizando vías ciegas/ocultas sobre las vías de orificio de paso (TH, por sus siglas en inglés). El tiempo de diseño de sistema en general se puede reducir gracias a la mejora en el rendimiento electrónico de las vías ciegas en vez de las vías TH, y se necesitarán menos respins (revisiones) gracias a la integridad de la señal y la reducción de ruido.

Mejora en la confiabilidad

Se realizaron pruebas extensas por el IPC-ITRI a fines de los años 90 con respecto a la confiabilidad de las microvías. [1] Otros grupos (como por ejemplo HDPUG y NASA-JPL) también han producido informes sobre la confiabilidad superior de pequeñas vías ciegas sobre las vías TH. [2] Entender el ‘POR QUÉ’ ¡es muy simple! La relación de aspecto (AR) de la vía (la relación de la profundidad de la AR al diámetro) es menor de (<) 1:1 comparado con el orificio de paso (TH) con una AR de >6:1 (+) que llega hasta 20:1. Este es el resultado de los materiales delgados y materiales de equipo transcodificador (TCE, por sus siglas en inglés) con una baja eje Z utilizados en los interconectores de alta densidad (véase el capítulo 2). Los materiales HDI son numerosos y exceden el laminado de capas múltiples en variedad, por lo tanto, están cubiertos bajo la norma IPC-4104A del estándar IPC y no la IPC-4101B.Si las vías ciegas están debidamente taladradas y enchapadas, ellas se rendirán con muchas veces los ciclos térmicos como los TH típicos (véase el capítulo 6).

Los materiales delgados de los interconectores de alta densidad (HDI) son de esta manera bien adecuados para la transferencia térmica y también se encuentran cubiertos en las normas de diseño de HDI del IPC, denominado IPC-2226.

Menor costo

Los capítulos 4 y 5 discutirán detalladamente el proceso de diseño mejorado para las placas de cableado impreso (PWB) de los interconectores de alta densidad (HDI). Cuando son debidamente planificados y ejecutados, el HDI de capas múltiples puede ser menos caro que la alternativa, la placa TH. Como está ilustrado en la figura 4, el punto de referencia de una impedancia controlada de alta velocidad de un TH de capas múltiples con 14 capas contra un HDI de capas múltiples con 8 capas. Utilizando íntegramente el lado secundario del PWB, fue necesario un 40% menos de área para conectar todos los componentes, además de realizar 6 capas de menos.

Previsibilidad o “¿Cuánto va a costar?” y la necesidad de los modelos de diseño

Previsibilidad

Los clientes necesitan conocer el apilamiento del HDI, las normas de diseño y el PRECIO, ANTES de comenzar el proyecto o el diseño de la placa.

Los fabricantes pueden cotizar el diseño DESPUÉS de que ha sido diseñado, pero sin tener las cifras desde un principio – nadie puede tomarse el tiempo para correr por un callejón sin salida. El concepto de que “¡las microvías cuestan más!” es uno de no saber cómo diseñar una placa HDI de manera adecuada.

Uno de los beneficios de realizar evaluaciones comparativas de HDI durante los últimos 37 años, fue la tabla de ventajas y desventajas de HDI contra TH vista en la Figura 7. La comparación de precio y densidad. Las dos variables claves son el índice de costo relativo (RCI, por sus siglas en inglés), una moneda de comparación, normalizada al precio actual de una capa múltiple de 8 capas y densidad (DEN), el número promedio de pines en la placa dividido entre el largo y el ancho de la placa.

^{FIGURA 7. Comparación entre el precio y densidad de TH contra HDI. El índice de costo relativo (RCI) y el previsor de DENsidad (pines/pulgadas cuadradas) brinda una comparación breve de las capas TH (columna A) contra las estructuras HDI equivalentes (columnas B-G). Leyenda: número (N) de capas; vía ciega (blind); vía oculta (buried), vías que conectan por múltiples capas (skip); escalonado (staggered); ninguno (none).}

Los RCI en la matriz es la cifra “base” (o mínima) para los costos. Pero la cifra “tope” de un rango se encuentra fuera de nuestra habilidad para calcular o establecer en este momento. Todo depende de los varios factores que entran en el diseño. Los rendimientos son muy sensibles al diámetro mínimo, los anillos anulares, trazo y espaciado mínimo, grosor de material, número total de orificios y su densidad. Otros factores de costo, como el acabado final, relleno de orificios y tolerancias, van a afectar el precio. He añadido una columna para “densidad” (DEN). Esta es el número máximo de conexiones eléctricas (llamadas “pines”) por pulgada cuadrada de superficie (para ambos lados). Las líneas de rayas son placas de circuito impreso (PCB) equivalentes. Entonces, como ejemplo, una placa TH de 18 capas (columna A de orificios de paso) con un promedio de 100 “pines” por pulgada cuadrada puede haber sido diseñada como una placa HDI de 10 capas (1+8+1 – columna C) porque puede tolerar 210 “pines” por pulgada cuadrada (p/si, en inglés). O sino, puede haber sido diseñado como una placa HDI de 6 capas con 2+2+2 (columna E, también 200 p/si).

El RCI no muestra el ahorro “absoluto” en costo en este ejemplo. Para los HDI “equivalentes”, el ahorro “relativo” en costo es 28.1% para el de 10 capas y de 20.5% para el de 6 capas. Pero una placa más pequeña puede resultar en mayor cantidad de placas por panel y el “PRECIO” sería aún menos que las cifras anteriores. En la gama de 8L a 18L, las placas HDI, sobre todo la 2+N+2 NO son el equivalente de las placas TH de 8L a 18L, estas representan placas con una densidad de 12X – 20X de las placas TH.

La matriz es basada sobre el material FR-4. Esto tiene dos implicaciones importantes. La escala RCI para TH (de 4L – 16L) representa el precio competitivo fijado por China. Esta escala está deprimida en comparación a la fijación de precios de los HDI. Por lo tanto, el precio HDI, si es igual o menor, es muy competitivo. Si el material de construcción NO ES FR-4, sino un material de bajo constante dieléctrico (Dk) o de baja fluctuación del retardo (Dj) más caro, entonces el ahorro de HDI será ¡MUCHO MÁS GRANDE conforme se reducen las capas!

Vea cómo Altium Designer sostiene el diseño de HDI.