高密度相互接続の導入

Happy Holden
|  Created: January 14, 2019  |  Updated: December 16, 2020

 

エレクトロニクスの進化

エレクトロニクスは比較的新しい業界で、トランジスタが発明されて以来まだ65年しか経っていません。真空管が100年ほど前に開発されましたが、第2次世界大戦中に通信、レーダー、弾薬用ヒューズ(特に最初の原子爆弾に使用されたレーダー高度計用電子ヒューズ)によって開花し、世界最大の業界へと進化を遂げました。機能ユニットを形成するために、全ての電子部品を相互接続し、組み立てる必要があります。エレクトロニクスパッケージングは、これら相互接続の設計と製造を統合する技術です。1940年代初頭以降、エレクトロニクスパッケージングの基本的な構築プラットフォームは、プリント基板(PCB)です。このガイドブックでは、図1に示すように、極めて複雑なプリント基板、高密度相互接続 (HDI)を設計するために必要な高度設計アプローチと製造プロセスについての概要を説明します。

本章では、高密度相互接続方法の選択において説明を必要とする基本的考察、主な利点、起こり得る障害について紹介します。ここでの重要ポイントは、相互接続とコンポーネントの配線です。様々な種類のHDI基板や設計から選択することで、密度やエレクトロニクス組み立て全体のコストと性能にどのような影響が及ぶ可能性があるのかに焦点を当てています。

1950年代初頭以来、プリント基板がそれまで以上に普及し相互接続の密度や複雑性が急増しましたが、それでも過去10年には及びません。従来のプリント基板技術により、今日要求されていることは大部分を満たすことが可能ですが、高密度相互続(HDI)と呼ばれる製品グループが成長しつつあり、さらに高密度な相互接続の実現に向けて使用されています。このHDIがこのガイドブックのテーマです。
 

相互接続のトレンド

高密度相互接続の促進要因は、プラットフォーム、性能、部品の3つに集約されます。

 

プラットフォーム

携帯電話、デジタル家電、ウェアラブルコンピューターなどの製品市場が急成長している中、この全てが新しいチャンスであることを意味しています。HDIにより、エレクトロニクスのさらなる小型化、軽量化が可能になります。

 

性能

半導体の立ち上がり時間短縮、RFやマイクロ波通信の増加、通信エリアにおける80GHzまでの周波数に伴い、HDIによる性能向上の促進が望まれます。

 

部品

トランジスタの小型化や立ち上がり時間の高速化により進化し続けるシリコン技術は、小型のフットプリントにさらに多くのリードを備えるというチャレンジにつながっています。これは、単位面積当たりにより多く接続することと同じになります。

この全てのトレンドによって、より密度の高い相互接続、より小さな配線とギャップ寸法、より小さなビアや、より多くのベリードビアが要求されます。基板設計実務において必ずしも変化が伴うわけではありませんが、従来の構築では限界に達する可能性があり、HDI構築の設計のために設計ストラテジーを再検討する必要があります。

A close up of a map

Description generated with high confidence

図1. エレクトロニクスは密度において1940年代から、現在の3D積層や
埋め込みコンポーネントを含む高密度相互接続へと進化している

 

HDI多層プラットフォーム

HDIは大規模かつ成長を続けるPCBアプリケーション市場で、少なくとも3つの異なるHDIプラットフォームから構成されています。その3つのプラットフォームは、1. 基板とインターポーザ―モジュール、2. ポータブル機、3. 高性能です。


基板とインターポーザ―モジュール

この技術は、フリップチップボンディングまたはワイヤボンディング可能な基板に使用されています。マイクロビアにより、高密度なフリップチップから逃れるために必要な密度を増やすことができます。この誘電体材料は、新たに設計されたフィルムです。典型例を2に示します。モジュールは小さい基板で、ICをワイヤボンディングするか、フリップチップ接続するか、TAB実装する場合があり、またファインピッチCSPを使用することもあります。通常ディスクリートコンポーネントは0201や01005sのように超小型で、埋め込むこともあります。モジュールが個々のICパッケージよりも大きいことがあるため、設計ルールは通常、個々のIC基板よりも粗くなっています。

 

ポータブル機

ポータブル機と小型消費者製品は、HDI技術において最先端を行くものです。高密度設計により、マイクロBGAやフリップチップのフットプリントを含むスモールフォームファクターや高密度機能を実現します。現在のところ、最大の用途は携帯電話です。典型的な携帯電話製品(Motorola MicroTackやApple iPhoneX)を3に示します。
 

高性能

この技術は、高I/Oかピッチの小さいコンポーネントを備えた層数の多い基板に使用されています。ベリードビア基板がいつも必要とは限りません。マイクロビアは、高密度なコンポーネント(高I/O、マイクロBGA)の逃げ場を形成するために使用されます。絶縁体は、強化樹脂でコーティングしたフォイル、強化プリプレグや強化コア、高性能積層板です。典型例を図4に示します。4番目に開発される可能性のあるプラットフォームは、図5に示す「埋め込みコンポーネント」です。

図2. 高密度モジュール a. フリップチップ基板用とb. 通信用

 

 

図3. かつてないほどの複雑性と高密度が、1994年から現在までの
携帯電話に使用されたHDI
基板の特徴である

 

図4. 3枚のOC-192(10Gb/s)を備えた光ネットワーク制御装置用の
高信頼性通信ボード。構築には低損失の積層板と1+6+1HDI
構造を使用

 

図5. 様々な埋め込みコンデンサや埋め込み抵抗を接続するための
マイクロビアの典型的な使用例

 

性能の改善

プリント基板で性能の改善が必要とされる場合、HDIが主となり活躍します。HDIは基板を小さく、軽く、薄くするだけでなく、優れた電気的性能も備えています。いくつかの改善として、以下が挙げられます。

  • ビアの電気的寄生を桁違いに低減
  • 最小限のスタブ
  • 安定した電圧レール
  • デカップリングコンデンサの除去
  • クロストークやノイズの低減
  • RFI / EMIを大幅に低減
  • GNDプレーンの近接
  • 分布容量の好機(電源/GND)
  • ビアインパッド(via-in-pads)を備えた表面のGNDプレーンがエミッションと放射を削減

半導体ファウンドリがデバイスサイズを小さくすると、物理的に立ち上がり/立ち下がり時間が早くなります。これにより、高周波数の性能がはっきり現れます。しかし、小型デバイスはより多くのチップや高い放熱が伴います。電源電圧を低減して電力消費を最小限に抑えることで、回路における様々な形の ノイズや信号強度の損失に対する感度が上がります。高性能な積層板は、常に必要条件の1つです。マイクロビア製造のためのプロセス向上もまた、高周波性能の向上につながります。

マイクロビアでは、スルーホール(TH)の寄生容量の約10分の1しかありません。テスト装置構成によりマイクロビアの低インダクタンスが実証され、低インダクタンスデカップリングコンデンサやビアインパッドと組み合わせると、ノイズ低減のメリット、特に高速論理回路のメリットがはっきり分かります。
 

高度なコンポーネント(部品)にアクセス

半導体産業は、エレクトロニクスにおいて最も重要な促進要因です。ゲート形状がさらに小さくなり、全体のゲート数が多くなることで、さらに多くの機能が実現され、また高速になります。さらに大きなウェハを使用することで、価格が下がります。

ICパッケージング、例えば0.80mm ~ 0.65mmピッチのデバイスの場合、HDIのような基板技術により恩恵を受けますが、0.8mmピッチやそれより小さなデバイスを使用するとなると、HDIが真価を発揮し始めます。ブラインドビアにより内層にスペースができ、ビアランドが削減されるだけでなく、ビアインパッドの形成も可能です。このデバイスの典型は、6aに示される953ピンで0.65mmピッチのデジタルシグナルプロセッサ(DSP)、または 図6bに示される498ピンDSPです。その他の普及しつつある新規コンポーネントは、1.00mm ~ 0.8mmピッチでありながら約600 ~ 2500ピンという高ピン数を備えています。中には通信デジタルスイッチ(6c)のものもありますが、大部分は新しいFPGA(field programmable gate array)です。Actel社、Infineon社、Xilinx社、Altera社の現行製品は、456、564、692、804、860、996、1020、1164、1296、1303、1417、1508、1696、1764ピンのパッケージです。2000ピン以上のFPGAが設計されています。

図6. a. 953ピン @ 0.65mmピッチのマイクロプロセッサーなどのファインピッチデバイス、
b. 498
ピン @ 0.5mm DSPデバイス、c. 480ピン @ 0.4mmコントローラー、さらに、
d. 182
ピン @ 0.25mmがマイクロビアを必要とする。e. 2577ピン @ 1.0mmピッチのデジタル
スイッチも、プリント回路上で接続するために、今ではマイクロビアが必要とされる

 

HDIの好機

設計のしやすさによって、HDI技術を使用する他のメリットがもたらされ、市場に出す時間の短縮と信頼性の向上につながります。

 

市場に出す時間の短縮

ブラインドビアかビアインパッドを使用することでコンポーネントを配置しやすくなるため、市場に出す時間を短縮できます。小さなスペース、BGAブレークアウトの向上、boulevardsルーティング(boulevards routing)(第4章を参照)、そしてブラインド/ベリードビアの使用によりスルーホールビア使用時と比べてオートルーティングがしやすいことにより、他の設計効率が向上します。THビアの代わりにブラインドビアを使用することで電気的な性能が向上するため、全体のシステム設計時間を短縮できます。シグナルインテグリティーやノイズ低減により、再設計の必要性が減少します。

 

信頼性の向上

1990年代後半に、マイクロビアの信頼性に関する大規模な信頼性試験が、IPC-ITRIによって実施されました。[1] 他のグループ(HDPUGやNASA-JPLなど)でも、THビアと比較して小さいブラインドビアの信頼性が優れていることが報告されました。[2]「なぜ」を理解するのは、とても簡単です。マイクロビアのアスペクト比(深さと直径の比率)は1対1未満です。それに比べ、THのアスペクト比は6対1を超え、20対1の高さまで達します。これは、HDI(2章を参照)で薄い材料や低Z軸熱膨張(TCE)材料が使用された結果です。HDI材料は数多く、種類豊富な多層積層板を上回るため、IPC規格のIPC-4101BではなくIPC-4104Aによってカバーされています。ブラインドビアを適切にドリルしてめっきした場合、典型的なTH(6章を参照)のような熱サイクルと比べ、数倍の性能を発揮します。

このように薄いHDI材料は熱伝導に非常に適しており、こちらもIPC HDI設計規格のIPC-2226によってカバーされています。

 

 

コストダウン

第4章と第5章では、HDI PCBにおける設計プロセス向上の詳細について説明します。HDIマルチレイヤ―は適切に計画し実行することで、TH基板の代替物よりも安価になる可能性があります。4に示したように、高速なインピーダンス制御のベンチマークは、14層のTH多層と、8層のHDI多層です。PCBの2次側を十分に利用することで、6層減らせるだけでなく、全てのコンポーネントを接続するための領域が40%少なくて済むようになりました。

 

予測値「コストはいくら?」と、設計モデルの必要性

予測値

お客様はプロジェクトや基板設計より前に、HDIスタックアップ、設計ルール、価格について知る必要があります。

製造者は設計した後にしか設計の見積もりができませんが、事前に価格が分からずに行き詰まってしまうような時間的余裕など誰も持ち合わせていません。HDI基板を適切に設計する方法を知らないと、「マイクロビアはコストが高い!」という考えに陥ってしまいます。

過去37年においてHDIをベンチマークすることの利点の1つは、7. 価格/密度の比較に示されるTH対HDIトレードオフ表に見ることができます。この2つの主要変数は、RCI(比較通貨、8層の多層構造の実際価格を標準価格にしたもの)とDEN(基板の長さと幅で割った基板上の平均ピン数)です。A screenshot of a cell phone

Description generated with very high confidence

図7. TH対HDIにおける価格/密度の比較。相対価格指数(RCI)とDENsity(密度)予測値
(ピン/平方インチ)により、TH
層(A列)と同等のHDI構造(B~G列)を素早く比較

 

マトリクス内のRCIは、コストの「基準」値(または最低値)です。しかし、このマトリクスの「上限」値に関しては、今のところ計算する能力や設定する能力がありません。全ては、設計に関わる各種要因次第です。歩留まりは、最小径、アニュラリング、最小トレース、スペース、材料の厚さ、穴の総数と穴の密度にとても敏感です。その他にも、最終仕上げ、穴埋め、許容差などのコスト要因も価格に影響します。「Density」(DEN)の列を追加しました。これは、(両側の)表面における平方インチ当たりの電気接続最大数(「ピン」と呼ぶ)です。破線は「同等の」PCBです。例を挙げると、平方インチ当たり平均100「ピン」の18層TH(スルーホールA列)基板は、10層HDI基板(1+8+1-C列)として設計するすることができます。というのも、10層HDI基板(1+8+1-C列)は平方インチ当たり(p/si)210「ピン」に対応できるからです。または、2+2+2(E列、200p/si)を備えた6層HDI基板として設計することも可能です。

この例で、RCIは「絶対的な」コスト削減を示しているわけではありません。「相対的な」コスト削減は、10層HDI「相当」で28.1%、6層HDI「相当」で20.5%です。しかし、基板が小さくなればパネル当たりの基板が増えるため、「価格」は上記の数字よりも低くなります。8L~18Lの範囲内では、HDI基板、特に2+N+2のHDI基板は8L~18L TH基板に相当せず、TH基板の密度の12倍~20である基板に相当します。

このマトリクスは、FR-4を基準にしています。これには2つの重要な意味合いがあります。TH RCIスケール(4L~16L)では、中国によって設けられた競争価格設定が表示されています。HDI価格設定と比較して、このスケールは低くなっているため、HDI価格設定が同等か低くなる場合には、競争力が出てきます。構築用の材料がFR-4ではなく、低Dkまたは低Dj材料のようなもっと高価なものである場合、層が減るごとにHDIのコストは大幅に削減されます。

AltiumDesigner®がHDI設計をどのようにサポートしているかビデオをご覧ください。また、こちらをクリックしてぜひ無償評価版をご体験ください。

About Author

About Author

Happy Holdenは、GENTEX Corporation (米国最大手の自動車エレクトロニクスOEM企業) を退職した人物です。世界最大のPCB製作業者、中国のホンハイ精密工業 (Foxconn) の最高技術責任者を務めた経験もあります。Foxconn入社前は、Mentor GraphicsでシニアPCBテクノロジスト、Nanya/Westwood AssociatesおよびMerix Corporationsのアドバンストテクノロジー マネージャーを歴任しています。Hewlett-Packardに28年余り勤めた後に、同社を退職しました。前職はPCB R&Dおよび製造エンジニアリング担当マネージャです。HPでは、台湾と香港でPCB設計、PCBパートナーシップ、自動化ソフトウェアの管理を担当していました。Happyは、47年以上にわたり高度なPCBテクノロジーに携わってきました。4冊の本でHDI技術に関する章を執筆しているほか、自身の著書『HDI Handbook』も出版しています (http://hdihandbook.comで電子書籍を無料公開しています)。また、最近、Clyde Coombsとの共著『McGraw-Hill's PC Handbook』第7版も完成にこぎつけました。

most recent articles

設計能力をレベルアップして持続的な競争優位性を向上 どの設計チームも、それぞれ独自の目的で、同じ設計情報にアクセスし使用できる一元化された場所を作成する、という構想または計画があります。同じ設計情報というのは、プロジェクト、コンポーネント、ライブラリ、シンボル、モデルなどを指しています。これらのファイルシステムは非常に壊れやすいにもかかわらず、あまりにも多くのユーザーがあまりにも多くの編集を、品質管理せずに行います。 これらの試みが失敗に終わるのは、構造、標準化、電気的なインテリジェンスが欠如しているからです。Altium 365は、電気、機械、製造を含むすべてのプロジェクト関係者を結びつけて、これらすべての問題を解決します。 このビデオでは、以下のトピックについて紹介します: インテリジェントに構造化および管理された設計データセンターを、迅速かつ簡単に構築する 機構チームと連携する コンポーネントおよびライブラリを管理する ユーザーグループを構築し、権限を管理する 今すぐAltium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください!ご不明な点などございましたら、お問い合わせフォームにご入力ください。 ビデオを見る
Back to Home