Detección de variaciones de impedancia DDR4 en el diseño de PCB de alta velocidad

Las interfaces de alta velocidad pueden ser difíciles de diseñar y enrutar sin la serie adecuada de herramientas de diseño y análisis. Protocolos como Ethernet, USB, DDR, MIPI y otros requieren de un control preciso de la impedancia monofásica y diferencial en el diseño de PCB. Esto, a su vez, requiere el diseño de un apilado para el enrutamiento de impedancia controlada con geometría de seguimiento definida y ruta de retorno. No es de extrañar, que a algunos diseñadores les cueste empezar el trazado y el enrutamiento de alta velocidad.

Una vez completado el trazado y el enrutamiento, surge la duda de si este es correcto. Las reglas de diseño online (DRC) sin duda ayudan a mantenerte en los límites de las restricciones de diseño y a prevenir errores de enrutamiento que pueden comprometer la impedancia, crear un exceso de diafonía y crear susceptibilidad electromagnética. Cuando surge un problema como una variación de impedancia, puede resultar difícil de detectar y corregir sin la calculadora de campo adecuada.

Altium Designer® ya ofrece a los diseñadores de PCB un conjunto de características de diseño y enrutamiento mundialmente reconocidas, además integra directamente con las utilidades de resolución de campo en el paquete de software Ansys SIwave®. Las funcionalidades combinadas de estas herramientas brindan a los diseñadores acceso a múltiples calculadoras de campo integradas para ejecutar la integridad de la señal, la integridad de la potencia y los análisis EMI directamente desde los datos de diseño de la PCB. Veamos cómo se pueden usar estas herramientas para identificar las variaciones de impedancia de DDR4 y qué puede causar dichas variaciones de impedancia.

Por qué son importantes las variaciones de impedancia

En una publicación anterior del blog, vimos el proyecto de ejemplo de Mini PC que viene incluido en Altium Designer. Localizamos un problema de EMI en la sección DDR4 de la placa utilizando la calculadora híbrida en SIwave, el cual estaba relacionado con la impedancia del plano de potencia en la placa, específicamente en la red PLL_1V8 (Capa 6). Además de ejecutar los DRC, hay otras métricas importantes de integridad de señal que se deben verificar en el diseño antes de la aprobación. Algunos ejemplos son:

• Las variaciones de impedancia en cualquier red de impedancia controlada
• Las rutas de retorno para señales de alta velocidad
• La diafonía entre redes de alta velocidad
• La extracción de parámetros S, Y y Z en redes críticas
• La extracción de corrientes parásitas en redes críticas

Las variaciones de impedancia en redes específicas pueden ser difíciles de detectar durante la fase de diseño. Aunque puedes definir un perfil de impedancia para clases de red específicas y enrutar fácilmente pistas con impedancia controlada en Altium Designer, la impedancia que ven las señales de una pista puede cambiar a medida que trabajas en el diseño. Después de modificar la forma de los planos y de las regiones de vertido de cobre, puedes tomar una decisión de diseño que modifique la impedancia en las redes críticas. Del mismo modo, al terminar el diseño de una placa compleja, es posible que un diseñador añada una discontinuidad en la ruta de retorno de una señal crítica. Por este motivo, es importante usar algunas herramientas de verificación además del motor DRC integrado en Altium Designer.

Una vez terminado tu diseño en Altium Designer, puedes detectar las variaciones de impedancia en una pista con las calculadoras de campo en Ansys SIwave. La extensión Ansys EDB Exporter de Altium Designer te permite interactuar fácilmente con SIwave y ejecutar simulaciones directamente desde los datos de tu diseño de PCB. En este caso, nos centraremos en las redes DDR4 en el diseño del Mini PC en Altium Designer y utilizaremos la herramienta "Impedance Scanner" para detectar cualquier variación de impedancia de las redes DDR4.

Objetivos de impedancia DDR4

La placa del mini PC contiene dos chips DRAM DDR4 de 8 GB que funcionan a 1866 MHz, y el enrutamiento entre los chips FPGA y DDR4 debe tener control de impedancia. Para los módulos DRAM Micron MT40A512M16LY-107E utilizados en esta placa, la terminación integrada seleccionable permite una impedancia de un solo extremo de 34/40/48 Ohm o una impedancia diferencial de 85/90/95 Ohm (también hay otros valores disponibles).

Tras una primera inspección de la placa del Mini PC, podemos ver algunas redes DDR4 (franjas simétricas en el carril de bytes 1, capa 7) que se cruzan por debajo de una división entre el plano de alimentación PLL_1V8 y un plano GND (capa 6). La mitad inferior de estas redes hace referencia al plano VDD_DDR (capa 8), que alimenta los módulos DDR4 y es adyacente a un plano de tierra (capa 9). Las redes específicas en el carril de bytes 1 se muestran a continuación en la figura 1.

Aquí vemos dos redes que se cruzan bajo una división en el plano PLL_1V8 y GND, una de las cuales es DDR4_DM1 (parte del carril de bytes 1 de DDR4). En comparación con la red USB_D10, la DDR4_DM1 tiene una sección muy larga que atraviesa la división entre PLL_1V8 y GND. La sección de DDR4_DM1 que cruza entre los dos planos es muy larga y es posible que la impedancia de esta sección de la pista difiera significativamente de la impedancia deseada.

Aquí, la calculadora de campos de Simberian de Altium Designer muestra que la impedancia de un extremo para estos trazos de línea de banda se diseñó para ~42 ohmios (0,15 mm de ancho, Dk = 3,6, 0,24 mm entre las capas 6 y 8). Este diseño asume que los planos por encima y por debajo de la línea de banda son uniformes, lo que proporcionaría la impedancia requerida en esta geometría. Debido a la brecha entre los planos, la línea de banda parece asimétrica y sería de esperar una mayor impedancia en esta sección. La impedancia de toda la sección DDR4 se puede examinar rápidamente utilizando la calculadora de campo en la herramienta Escáner de Impedancia en Ansys SIwave.

Resultados del escáner de impedancia

En la figura 2 se muestran los resultados de la calculadora de campo del escáner de impedancia. Esta figura muestra la impedancia característica de cada red enrutada a los módulos DDR4 integrados. El panel "inset" muestra una vista ampliada de la red DDR4_DM1. La impedancia se muestra visualmente utilizando un mapa de calor, lo que permite identificar y comparar la impedancia de secciones específicas de la pista con el objetivo de impedancia DDR4 definido anteriormente.

A partir de los resultados anteriores, vemos la magnitud de la desviación de la impedancia en el tramo recto largo de la pista, así como en el tramo del ángulo de retorno por debajo del plano PLL_1V8. La calculadora de campos devuelve una impedancia de salida simple de ~44,5 ohmios para las redes DDR4 de salida simple de la figura 2. En la sección larga, vemos que la calculadora de campo devuelve una impedancia de ~49 ohmios, lo que la sitúa justo en el límite de la especificación de tolerancia de +/-10 % según la norma JEDEC. La sección más corta está completamente fuera de las especificaciones, ya que su impedancia es de ~53 ohmios.

Posibles soluciones

El apilado en esta placa ya crea dificultades al crear una ruta de retorno consistente para las señales de alta velocidad, puesto que las corrientes de retorno se inducen en el plano de potencia PLL_1V8, que no tiene un plano de tierra adyacente. En lo que respecta a un modelo de circuito distribuido, esto disminuye la capacitancia por unidad de longitud de la disposición de la línea de banda, lo que produce la mayor impedancia que se observa en los resultados de la simulación. Además, el enrutamiento ya es denso y es necesario mantener el espacio entre estas redes para reducir la diafonía.

Estas son algunas de las posibles soluciones a estos problemas en el diseño:

1. Cambia el apilado de capas para que las redes DDR hagan referencia a un plano de tierra continuo en la capa 6.
2. Intenta modificar el enrutamiento cerca del borde inferior del plano PLL_1V8 de modo que la DDR4_DM1 se encuentre debajo de PLL_1V8.
3. Modifica el alcance del plano PLL_1V8 para que se superponga a la DDR4_DM1.

La mejor solución, que no entra en conflicto con las recomendaciones dadas en la publicación anterior del blog, es una combinación de los puntos 2 y 3. Una opción es rehacer las secciones de ajuste de la longitud que se muestran en la figura 3 para dejar espacio a la DDR4_DM1.

Resumen

Después de identificar las posibles violaciones de impedancia de la DDR4 en el proyecto de ejemplo del Mini PC de Altium Designer, visualizamos la impedancia de las redes de la DDR4 utilizando el escáner de impedancia de Ansys SIwave. Esto nos permitió identificar una sección específica de la red DDR4_DM1 con una impedancia que no cumple con las especificaciones. Algunas soluciones prácticas se pueden implementar rápidamente con las funciones de enrutamiento interactivo en Altium Designer, y el diseño se podría simular nuevamente on SIwave si fuera necesario.

Regístrate en el seminario web de Altium y Ansys para obtener más información.

Gracias a la extensión Ansys EDB Exporter en Altium Designer®, los diseñadores de PCB pueden ejecutar simulaciones de integridad de señal y potencia utilizando Ansys SIwave®. Este softwarre de simulación recoge los datos directamente del diseño de la PCB y ofrece a los diseñadores acceso a múltiples calculadoras de campo en 3D para realizar simulaciones y análisis en el dominio del tiempo o la frecuencia.