De nombreux systèmes plus simples incluront une capacité de signal mixte, qui est parfois intégrée dans le contrôleur hôte via un CAN. Pour un échantillonnage plus précis ou plus rapide, un CAN externe sera souvent utilisé, y compris dans les systèmes nécessitant un échantillonnage très rapide ou une synthèse avec des taux de fonctionnement GSps. Que se passe-t-il lorsque ces capacités doivent être mises en œuvre sur plusieurs convertisseurs de données, tous pouvant fonctionner à des taux d'échantillonnage très rapides et synchronisés avec un oscillateur de référence ?
Pour les systèmes avancés à signaux mixtes avec plusieurs convertisseurs de données, nous ne pouvons pas nous fier à des bus synchrones sources plus simples ou à des interfaces série génériques. Heureusement, JEDEC a développé une interface spécialisée juste pour ce type de situation : l'interface JESD204. Cette interface vise à faciliter les difficultés de routage associées à l'utilisation de voies LVDS lors de l'application de la synchronisation sur plusieurs convertisseurs de données sans limiter les taux d'échantillonnage à de faibles valeurs.
Cet article décrira les exigences de conception importantes présentes dans l'interface JESD204 pour une utilisation avec plusieurs CAN et/ou CNA fonctionnant à des taux d'échantillonnage rapides. La clé qui lie ce type de système ensemble est le contrôleur hôte, qui est un FPGA avec l'interface instanciée à partir de l'IP du fournisseur.
Les CAN et CNA peuvent fonctionner à des taux d'échantillonnage très élevés si nécessaire, atteignant facilement la gamme des GSps (giga-échantillons par seconde). C'est un taux d'échantillonnage très élevé qui convient pour l'acquisition de signaux RF (avec un CAN) ou la génération de formes d'onde à des taux de répétition RF (avec un CNA). Lorsqu'un système fonctionne avec un seul convertisseur de données, une interface série rapide peut être utilisée pour envoyer/recevoir des données vers/depuis un contrôleur hôte de système. Cependant, lorsque plusieurs convertisseurs de données sont présents dans un système, une synchronisation est souvent nécessaire, et cela est difficile à appliquer avec une interface série comme LVDS.
C'est là que l'interface JESD204 entre en jeu. Cette interface normalisée, publiée par JEDEC, a été développée pour remplacer l'utilisation de liens LVDS entre les convertisseurs de données, ainsi qu'entre chaque convertisseur de données et un hôte de système. La dernière révision de la norme (Rev C, ou JESD204C) définit un protocole série qui peut être utilisé pour synchroniser plusieurs CAN et/ou CNA fonctionnant à un taux d'échantillonnage élevé. Les fonctions principales qui peuvent être synchronisées sont l'échantillonnage du signal, la synthèse et le chronométrage à travers plusieurs convertisseurs de données.
Parce que l'interface JESD204 a été développée comme un remplacement pour LVDS avec les CAN/CNA, il est utile de comparer la mise en œuvre de ces deux interfaces à travers plusieurs convertisseurs de données :
Les composants CAN/CNA qui prennent en charge l'interface JESD204 auront le bloc E/S intégré directement dans la puce, tandis que le contrôleur hôte du système aura l'interface instanciée dans le tissu d'interconnexion FPGA. Pour assurer la synchronisation du système, les CAN/CNA avec une interface JESD204 incluront des broches SYNC/SYSREF dédiées pour supporter le déclenchement d'horloge à partir d'un dispositif JESD204C ou JESD204B, respectivement.
Il se peut que cela ne soit pas évident à partir du tableau ci-dessus, mais l'avantage principal de l'interface JESD204 pour plusieurs convertisseurs de données est sa méthode de synchronisation. La topologie d'un système conforme à JESD204 implique un échantillonnage synchrone à travers tous les dispositifs grâce à sa distribution d'oscillateur de référence, comme décrit dans le schéma de blocs ci-dessous. Cela synchronise tous les convertisseurs de données sur la même horloge que le contrôleur hôte, et donc l'échantillonnage/la synthèse est chronométré sur la même horloge que l'hôte du système.
L'échantillonnage/la synthèse est déclenché dans les convertisseurs de données individuels avec une broche SYNC, qui ensuite pousse les données à être transmises depuis les convertisseurs de données individuels vers le contrôleur hôte. Les flux de données ont leurs propres horloges intégrées, donc l'interface peut automatiquement compenser les écarts entre les deux flux de données. C'est la raison pour laquelle les lignes de données différentielles de chaque convertisseur de données ne nécessitent pas d'ajustement de longueur avec une interface JESD204. Techniquement, le même type de fonctionnalité de compensation pourrait être ajouté à un ensemble d'ADC/DAC en cascade utilisant LVDS, mais cela nécessiterait de calculer la compensation dans le logiciel ou dans la logique. Si vous regardez la distribution de l'horloge/synchronisation entre la source d'horloge, le contrôleur hôte et les convertisseurs de données, il y aura un certain budget de décalage autorisé pour l'interface JESD204 instanciée dans le processeur principal. Ce budget de décalage entre les traces les plus longues et les plus courtes dans l'interface doit être dans une certaine valeur de décalage maximal qui peut être compensée par le schéma de synchronisation de l'interface. Si l'on opère dans le budget de décalage, l'interface sera capable de détecter les discordances entre les flux de données entrants résultants sur les canaux DATA, et la compensation peut être réalisée dans la logique. Cela donne la véritable différence de phase entre les signaux échantillonnés.
Si vous êtes familier avec les ADC/DAC, alors vous devriez savoir que ces composants ont souvent plusieurs canaux d'entrée/sortie pour l'acquisition/génération de signaux. Étant donné que c'est le cas, il est juste de poser la question : quel est l'avantage d'utiliser des ADC séparés avec une interface comme JESD204 par rapport à l'utilisation d'un seul ADC/DAC multivoie ? Certains des défis présents dans l'utilisation d'un ADC multivoie vs. des ADC individuels incluent :
Diaphonie entre canaux
Correspondance du gain, du décalage et de la plage dynamique
Échantillonnage entrelacé
Dissipation de puissance et chaleur
Les mêmes défis peuvent être présents dans un DAC multivoie. Ces composants peuvent offrir des dizaines de canaux dans une seule puce, donc ils permettent effectivement des densités très élevées lorsque nécessaire. Cependant, il y a certaines conditions qui accompagnent cette liberté de conception. Notez qu'il existe des ADC multivoies qui incluent une interface JESD204. Les avantages de chaque approche sont décrits ci-dessous.
Essentiellement, un CAN multicanal avec une référence contrôlable unique peut ne pas offrir la flexibilité nécessaire pour acquérir ou générer différents types de signaux en termes de décalage, de niveau de bruit (résolution, plage dynamique et/ou gain). Avec des CAN séparés, les caractéristiques d'échantillonnage/synthèse peuvent être définies indépendamment, bien que cela augmente le nombre de composants pour chaque interface. Par conséquent, le principal compromis est une densité plus faible. Cependant, cette faible densité est requise pour réduire le diaphonie.
La considération importante provient de la diaphonie en fonction de la fréquence. À des fréquences RF, la diaphonie entre les canaux sera plus intense qu'à des fréquences plus basses, et une telle diaphonie sera reflétée à travers les canaux dans un CAN qui utiliserait un échantillonnage simultané. La solution serait d'utiliser un échantillonnage entrelacé, mais maintenant vous perdez totalement la capacité de détecter les décalages de phase entre les canaux précisément parce qu'ils ne sont pas échantillonnés simultanément. Cela devrait également illustrer l'avantage d'une interface compatible JESD204 pour plusieurs convertisseurs de données : détermination précise de la phase à des fréquences RF.
De nombreux composants disponibles sur le marché offrent des taux d'échantillonnage rapides avec une interface JESD204B ou JESD204C. De nouveaux composants avec une interface JESD204C continuent d'arriver sur le marché, et certains exemples de ceux-ci seront présentés ci-dessous.
Le AD9207BBPZ-6G d'Analog Devices est un CAN double de 12 bits avec un taux d'échantillonnage maximal atteignant 6 GSps. L'interface de streaming de données de ce composant est sélectionnable entre JESD204B ou JESD204C, avec un taux de streaming de données maximal atteignant les maxima conformes à la norme de l'interface de 15,5 Gbps (JESD204B) ou 24,75 Gbps (JESD204C) agrégés sur 8 voies. Pour contrôler le bruit de mode commun en entrée, ce composant double utilise une interface d'entrée différentielle de 1,475 Vpp avec une horloge d'échantillonnage haute fréquence générée avec un PLL intégré. La résolution d'échantillonnage est également sélectionnable entre 8, 12, 16 et 24 bits selon le mode JESD204B ou JESD204C. Une version plus récente de ce composant, le AD9213BBPZ-6G, offre de nombreuses capacités similaires mais avec un taux d'échantillonnage allant jusqu'à 10,25 GSps.
Le ADC12QJ1600AAVQ1 de Texas Instruments est un CAN rapide avec un taux d'échantillonnage maximal atteignant 1,6 GSps avec une architecture non entrelacée. Le composant est un CAN à quatre canaux avec une interface JESD204C prenant en charge de 2 à 8 (quatre/deux canaux) ou de 1 à 4 (canal unique) voies serdes à un taux de données maximal de 17,16 Gbps (encodage 64B/66B ou 8B/10B). La bande passante d'entrée pleine puissance à -3 dB est de 6 GHz, ce qui fournit une réponse en fréquence plate pour les systèmes lidar FMCW ou autres systèmes basés sur la réception d'impulsions. Cette bande passante d'entrée convient également pour l'échantillonnage RF direct dans les bandes L et S.
Le DAC38RF86IAAVR de Texas Instruments est un DAC compatible JESD204 avec une résolution de 14 bits et un taux d'échantillonnage maximal de 9 GSps. Le composant offre une synthèse directe des signaux de bande de base ou des signaux de diffusion pour une utilisation dans des applications telles que le radar ou les communications sans fil. Le dispositif fournit une sortie à extrémité unique avec un balun intégré. L'horloge interne est réalisée avec un NCO intégré, permettant l'utilisation d'un oscillateur de référence à basse fréquence. Pour aider à la mise en œuvre d'une interface JESD204 pour ces composants, Texas Instruments fournit une propriété intellectuelle à utiliser dans le développement FPGA.
Les systèmes qui utilisent des convertisseurs de données fonctionnant à des fréquences très élevées sont hautement spécialisés et ils peuvent nécessiter de nombreux autres composants dans une chaîne de signal pour assurer une acquisition de signal précise. Ces composants incluent des interfaces numériques avec des interfaces analogiques, donc les pratiques utilisées dans la disposition des PCB nécessitent une isolation entre ces sections de la carte, et cela motive parfois l'utilisation de filtres ou d'une terminaison en série excessive sur certains réseaux.
Certains des autres composants que les concepteurs pourraient avoir besoin de soutenir l'acquisition/synthèse de signal en cascade incluent :
Les concepteurs qui souhaitent trouver des composants uniques comme les ADC et DAC capables JESD204 peuvent trouver tous leurs composants à signaux mixtes avec les fonctionnalités de recherche avancée et de filtration d'Octopart. Seul Octopart fournit des fonctionnalités de recherche avancée et de filtration pour aider les acheteurs à trouver des composants et des données de tarification des distributeurs à jour, l'inventaire des pièces et les spécifications des pièces. Jetez un œil à notre page de circuits intégrés pour trouver les composants dont vous avez besoin.
Restez à jour avec nos derniers articles en vous inscrivant à notre newsletter.