Utilisez des convertisseurs de lien d'affichage à panneau plat (FPD) pour le streaming vidéo

Le lien pour écran à panneau plat (FPD) est un protocole pour transmettre des flux vidéo numériques depuis des processeurs graphiques vers des affichages numériques. Il s'agit d'une interface interne et utilise la signalisation différentielle basse tension pour transmettre des paires de bits vidéo sérialisés. Il le fait en sérialisant des données TTL parallèles provenant de cartes graphiques. Utilisant trois paires de données et une paire pour l'horloge, le protocole transmet une vidéo RGB de 18 bits. Les liens FPD plus récents utilisent quatre paires de données et une paire d'horloge pour transmettre des couleurs de 24 bits et 30 bits.

Avant le lien pour écran à panneau plat, les flux vidéo étaient transmis de manière parallèle le long de 21 fils. Les fils occupaient beaucoup plus d'espace dans les brochages des chipsets graphiques, dans les pistes le long des cartes de circuits imprimés, et dans le câblage d'interface vers les dispositifs d'affichage. La sérialisation des flux de bits parallèles a réduit les broches et les pistes nécessaires à la transmission. Développer un affichage à panneau plat utilisant la signalisation différentielle basse tension a amélioré les coûts de production en mettant en œuvre la diffusion vidéo en utilisant moins de fils.

Les versions ultérieures du lien pour écran à panneau plat ont encore amélioré la transmission des flux vidéo. Les améliorations ont apporté une intégration de l'horloge et des données, réduisant quatre paires à une. Une paire de signaux a encore affiné le câblage des câbles pour enlever les paires de fils. N'ayant besoin que d'une paire pour transmettre des flux vidéo RGB de 24 bits a permis d'installer des câbles dans des espaces plus petits. L'utilisation d'une seule paire a également éliminé les erreurs dues au décalage, laissant une transmission propre sur des câbles plus longs.

Contexte du lien pour écran à panneau plat

Le protocole de lien pour écran à panneau plat est apparu lorsque les données de l'array graphique vidéo avaient besoin d'une transmission efficace. Les processeurs graphiques sortent des bits de couleur et de contrôle soit en 21 soit en 28 mots parallèles pour la livraison aux affichages externes dans les systèmes informatiques. Cela a motivé les concepteurs de puces à trouver un moyen élégant d'envoyer des données à travers des câbles.

Un schéma parallèle-à-sériel est apparu au début des années 1990 lorsque les paires différentielles basse tension sont apparues sur la scène de la conception. Être capable de transmettre de grandes quantités de données à haute vitesse était nécessaire pour obtenir des flux vidéo de la carte graphique aux affichages. LVDS a permis la transmission le long de la faible puissance avec des paires de signaux égales et opposées capables d'annuler le bruit en mode commun.

Le lien pour écran à panneau plat est le protocole établi pour envoyer des informations d'affichage. Le protocole continue d'être largement utilisé dans de nombreux systèmes numériques allant du divertissement à domicile aux marchés automobiles. La dernière version FPD III reconnaît les protocoles compatibles tels que HDMI, I2C et SPI, ce qui le rend polyvalent pour une utilisation avec une variété d'applications de diffusion vidéo.

Paramètres à considérer lors de la sélection d'un lien SerDes FPD

Il existe deux options de flux sériel pour la transmission de flux vidéo avec FPD. Les versions antérieures transmettent 21 bits de données à travers trois paires LVDS tandis que les versions ultérieures transmettent 28 bits de données à travers quatre paires LVDS. Les vitesses de transmission atteignent 227 MHz après sérialisation en paires de sept bits de profondeur.

Plusieurs composants sont mis en évidence, ci-dessous, pour votre considération.

Texas Instruments, DS99R421QSQ

Ce composant est conçu pour fonctionner avec le protocole Flat Panel Link II afin de minimiser la transmission de flux vidéo à une paire différentielle de basse tension. En réduisant la transmission à une paire, l'espace sur le circuit imprimé et le câblage est préservé. Avec une utilisation minimale de l'espace, à la fois le coût et le poids sont réduits, ce qui en fait un choix élégant pour une utilisation dans l'automobile ou d'autres petits dispositifs nécessitant une haute fonctionnalité pour le streaming vidéo.

Le DS99R421 convertit une entrée FPD-Link avec 4 LVDS non équilibrés en courant continu (3 données LVDS + horloge LVDS) plus 3 bits de contrôle à faible vitesse sur-échantillonnés en un seul flux sériel LVDS équilibré en courant continu avec des informations d'horloge intégrées. Ce flux sériel unique simplifie le transfert du bus 24 bits sur une seule paire différentielle de traces de PCB et de câble en éliminant les problèmes de décalage entre les 3 entrées de données LVDS parallèles et les chemins d'horloge VLDS. Il permet de réduire les coûts système en passant de 4 paires LVDS à 1 paire LVDS, ce qui réduit à son tour les couches de PCB, la largeur du câble, la taille du connecteur et le nombre de broches.

Trouvé à la page 2 de la fiche technique DS99R421

Texas Instruments, DS90UB948-Q1

Ce composant est conçu pour être utilisé avec le protocole Flat Panel Link III pour désérialiser les flux de bits. Cette interface est en duplex intégral et inclut la communication avec I2C et SPI. Le composant détecte automatiquement les canaux FPD-Link II et fournit une fonctionnalité d'alignement d'horloge et de déséquençage. Il existe un module d'évaluation, le DS90UB948-Q1, à utiliser pour le développement au sein des systèmes.

Le DS90UB948-Q1 est un désérialiseur FPD-Link III qui, conjointement avec les sérialiseurs DS90UB949A/949/947-Q1, convertit des flux FPD-Link III à 1 ou 2 voies en une interface FPD-Link (OpenLDI). Le désérialiseur est capable de fonctionner sur des câbles coaxiaux unifilaires de 50Ω économiques ou des câbles torsadés blindés différentiels de 100Ω. Il récupère les données d'un ou deux flux sériels FPD-Link III et les traduit en FPD-Link double pixel (8 voies de données LVDS + horloge) prenant en charge des résolutions vidéo jusqu'à 2K (2048x1080) avec une profondeur de couleur de 24 bits. Cela fournit un pont entre les sources activées HDMI telles que les GPU pour se connecter aux affichages LVDS existants ou aux processeurs d'application.

Trouvé à la page 1 de la fiche technique DS90UB948-Q1

On Semiconductor, FIN3386MTDX

Cette pièce est adaptée à l'utilisation avec les schémas de transmission Flat Panel et Flat Panel Link II. Elle offre un haut débit allant jusqu'à 2,38 Gbps et est compatible avec la spécification LVDS TIA/EIA-644.

Les FIN3385 et FIN3386 transforment des données parallèles Low-Voltage TTL (LVTTL) de 28 bits en quatre flux de données sérielles Low Voltage Differential Signaling (LVDS). Une horloge de transmission verrouillée en phase est transmise en parallèle avec le flux de données sur un lien LVDS séparé. À chaque cycle de l'horloge de transmission, 28 bits de données LVTTL d'entrée sont échantillonnés et transmis.

Trouvé à la page 2 de la fiche technique des FIN3385 / FIN3386

Travailler avec des processeurs graphiques nécessite généralement un bon circuit intégré sérialiseur/désérialiseur de lien FPD. Les circuits intégrés de lien FPD convertissent les flux de données parallèles en bits sérialisés pour la transmission en paires LVDS. La transmission de flux vidéo en paires LVDS maintient l'intégrité du signal lors de transferts à haute vitesse sur de longs câbles. Le site Web propose des liens vers les pièces des fournisseurs, ainsi qu'un moteur de sélection de pièces pour aider votre recherche.

Restez à jour avec nos derniers articles en vous inscrivant à notre newsletter.