Utilizza i convertitori Flat Panel Display (FPD) Link per lo streaming video

Il link Flat Panel Display (FPD) è un protocollo per la trasmissione di flussi video digitali dai processori grafici ai display digitali. Si tratta di un'interfaccia interna e utilizza la segnalazione differenziale a bassa tensione per trasmettere coppie di bit video serializzati. Ciò avviene serializzando i dati TTL paralleli provenienti dalle schede grafiche. Utilizzando tre coppie di dati e una coppia per l'orologio, il protocollo trasmette video RGB a 18 bit. I link FPD più recenti utilizzano quattro coppie di dati e una coppia di orologio per trasmettere colori a 24 bit e 30 bit.

Prima del link Flat Panel Display, i flussi video venivano trasmessi in modo parallelo lungo 21 fili. I fili occupavano molto più spazio nei pinout dei chipset grafici, nelle tracce lungo i circuiti stampati e nei cavi di interfaccia per i dispositivi di visualizzazione. Serializzare i flussi di bit paralleli ha ridotto i pin e le tracce necessari per la trasmissione. Sviluppare display a pannello piatto utilizzando la segnalazione differenziale a bassa tensione ha migliorato i costi di produzione implementando lo streaming video utilizzando meno fili.

Le versioni successive del link Flat Panel Display hanno ulteriormente migliorato la trasmissione dei flussi video. I miglioramenti hanno portato all'integrazione di orologio e dati, riducendo quattro coppie a una. Una coppia di segnali ha ulteriormente perfezionato il cablaggio dei cavi per rimuovere le coppie di fili. Avere bisogno di una sola coppia per trasmettere flussi video RGB a 24 bit ha permesso l'installazione dei cavi in spazi più piccoli. L'uso di una sola coppia ha anche eliminato gli errori dovuti allo sfasamento, lasciando una trasmissione pulita attraverso cavi più lunghi.

Contesto per il link Flat Panel

Il protocollo del link Flat Panel Display è nato quando i dati dell'array grafico video avevano bisogno di una trasmissione efficiente. I processori grafici emettono bit di colore e di controllo in 21 o 28 parole parallele per la consegna a display esterni all'interno dei sistemi informatici. Ciò ha motivato i progettisti di chip a trovare un modo elegante di inviare dati attraverso i cavi.

Uno schema da parallelo a seriale è nato all'inizio degli anni '90 quando sono comparse sullo scenario di progettazione le coppie differenziali a bassa tensione. Era necessario trasmettere grandi quantità di dati ad alta velocità per ottenere flussi video dalla scheda grafica ai display. LVDS ha permesso la trasmissione a bassa potenza con coppie di segnali uguali e opposte in grado di annullare il rumore in modo comune.

Il link Flat Panel Display è il protocollo stabilito per l'invio di informazioni sul display. Il protocollo continua ad essere ampiamente utilizzato in molti sistemi digitali dall'intrattenimento domestico ai mercati automobilistici. L'ultima versione FPD III riconosce protocolli complementari come HDMI, I2C e SPI rendendolo versatile per l'uso con una varietà di applicazioni di streaming video.

Parametri da considerare quando si seleziona un SerDes link FPD

Ci sono due opzioni di flusso seriale per la trasmissione di flussi video con FPD. Le versioni più vecchie trasmettono 21 bit di dati attraverso tre coppie LVDS mentre le versioni più recenti trasmettono 28 bit di dati attraverso quattro coppie LVDS. Le velocità di trasmissione raggiungono i 227 MHz dopo la serializzazione in coppie che sono profonde sette bit.

Di seguito sono evidenziate diverse parti per la vostra considerazione.

Texas Instruments, DS99R421QSQ

Questa parte è progettata per lavorare con il protocollo Flat Panel Link II per minimizzare la trasmissione del flusso video a una coppia differenziale a bassa tensione. Riducendo la trasmissione a una coppia, si preserva sia lo spazio sul circuito stampato che quello per i cavi. Con l'uso minimo dello spazio, sia i costi che il peso sono ridotti, rendendolo una scelta elegante per l'uso in automobili o altri piccoli dispositivi che necessitano di una alta funzionalità per lo streaming video.

Il DS99R421 converte un ingresso FPD-Link con 4 LVDS non bilanciati in DC (3 dati LVDS + orologio LVDS) più 3 bit di controllo a bassa velocità sovracampionati in un unico flusso seriale LVDS bilanciato in DC con informazioni sull'orologio incorporate. Questo unico flusso seriale semplifica il trasferimento del bus a 24 bit su una singola coppia differenziale di tracce PCB e cavo eliminando i problemi di sfasamento tra i 3 ingressi dati LVDS paralleli e i percorsi dell'orologio VLDS. Riduce i costi di sistema restringendo 4 coppie LVDS a 1 coppia LVDS che a sua volta riduce i livelli del PCB, la larghezza del cavo, la dimensione del connettore e i pin.

Trovato a pagina 2 del datasheet DS99R421

Texas Instruments, DS90UB948-Q1

Questa parte è progettata per l'uso con il protocollo Flat Panel Link III per deserializzare flussi di bit. Questa interfaccia è full duplex e include la comunicazione con I2C e SPI. La parte rileva automaticamente i canali FPD-Link II e fornisce allineamento dell'orologio e funzionalità di de-skew. Esiste un modulo di valutazione, il DS90UB948-Q1, da utilizzare per lo sviluppo all'interno dei sistemi.

Il DS90UB948-Q1 è un deserializzatore FPD-Link III che, in combinazione con i serializzatori DS90UB949A/949/947-Q1, converte flussi seriali FPD-Link III a 1 o 2 canali in un'interfaccia FPD-Link (OpenLDI). Il deserializzatore è in grado di operare su cavi coassiali monofilo da 50Ω economici o su cavi schermati a coppia intrecciata differenziale da 100Ω. Recupera i dati da uno o due flussi seriali FPD-Link III e li traduce in FPD-Link a doppio pixel (8 canali dati LVDS + orologio) supportando risoluzioni video fino a 2K (2048x1080) con profondità di colore a 24 bit. Questo fornisce un ponte tra le fonti abilitate HDMI come le GPU per connettersi a display LVDS esistenti o processori di applicazioni.

Trovato a pagina 1 del datasheet DS90UB948-Q1

On Semiconductor, FIN3386MTDX

Questa parte è adatta per l'uso sia con schemi di trasmissione Flat Panel che Flat Panel Link II. Vanta un'elevata velocità di trasmissione fino a 2,38 Gbps ed è compatibile con la specifica LVDS TIA/EIA-644.

I FIN3385 e FIN3386 trasformano dati paralleli Low-Voltage TTL (LVTTL) larghi 28 bit in quattro flussi di dati seriali Low Voltage Differential Signaling (LVDS). Un orologio di trasmissione a fase bloccata viene trasmesso in parallelo con il flusso di dati su un collegamento LVDS separato. Ogni ciclo dell'orologio di trasmissione, 28 bit di dati LVTTL in ingresso vengono campionati e trasmessi.

Trovato a pagina 2 del datasheet di FIN3385 / FIN3386

Lavorare con processori grafici richiede tipicamente un buon IC serializzatore/deserializzatore per collegamenti FPD. Gli IC per collegamenti FPD convertono flussi di dati paralleli in bit serializzati per la trasmissione come coppie LVDS. Trasmettere flussi video in coppie LVDS mantiene l'integrità del segnale durante trasferimenti ad alta velocità attraverso cavi lunghi. Il sito web offre collegamenti ai pezzi dei fornitori, insieme a un motore di selezione delle parti per assistere nella tua ricerca.

Rimani aggiornato con i nostri ultimi articoli iscrivendoti alla nostra newsletter.