La conferenza di quest'anno dell'IEEE sui Componenti Elettronici e la Tecnologia (ECTC) ha visto una serie di workshop sull'integrazione eterogenea e una bella panoramica dello stato attuale (revisione del 2019) della Roadmap per l'Integrazione Eterogenea. L'avvento dei SoMs/CoMs, e una pletora di SoCs in applicazioni specialistiche come gli smartphone, illustrano tutti come l'integrazione stia giocando un ruolo nell'aumentare la funzionalità dei chip senza aumentarne significativamente l'ingombro. Le iniziative di integrazione nell'elettronica sono state originariamente sviluppate con un unico obiettivo: inserire più funzionalità in spazi più piccoli e continuare a scalare i dispositivi senza aumentare gli ingombri.
L'integrazione eterogenea si inserisce nel tema più ampio che è stato osservato con gli ASIC negli ultimi dieci anni, ma lo porta a un nuovo livello con tecnologie di packaging avanzate. Se sei un progettista di PCB o un progettista di sistemi, come influenzeranno i tuoi progetti e le tue pratiche di layout i componenti altamente integrati? Possiamo già guardare ad alcuni dei prodotti GPU e CPU avanzati di oggi per l'uso nei server dei data center e nel computing embedded militare-aerospaziale per avere qualche indicazione. Tuttavia, questi prodotti finiranno inevitabilmente per filtrare fino al progettista quotidiano man mano che tecnologie come l'AI integrata, il quantum, il 5G/6G, la robotica avanzata e i sistemi di funzionalità mista diventano più comuni.
L'Associazione dell'Industria dei Semiconduttori (SIA) ha recentemente annunciato che avrebbe smesso di perseguire le attività delineate nella Roadmap Internazionale per la Tecnologia dei Semiconduttori (ITRS) nella primavera del 2016. Prima di ciò, il segmento statunitense dell'industria seguiva la propria Roadmap Nazionale per la Tecnologia dei Semiconduttori (NTRS) fino a quando le aziende internazionali hanno iniziato a partecipare alla fine degli anni '90. Il passaggio dall'ITRS a un nuovo paradigma per l'integrazione è un cambiamento importante, specialmente quando si sente parlare tanto del dominio della Legge di Moore nel guidare la scalatura dei semiconduttori. Oggi, tutti nell'industria accettano che la continua scalatura sotto la Legge di Moore sta producendo rendimenti decrescenti per tutti tranne che per le grandi aziende come Intel e TSMC.
Dopo l'ITRS è venuta la Roadmap Internazionale per Dispositivi e Sistemi, una sottosezione della quale è la Roadmap per l'Integrazione Eterogenea. Nell'era odierna di IoT, data center connessi al cloud e dispositivi intelligenti, questa roadmap tecnologica sposta l'attenzione dallo scaling fisico dei circuiti basati su transistor, qualcosa che ha guidato l'industria fino all'attuale nodo sub-7 nm. Ora l'attenzione è su nuove architetture con una roadmap guidata dalle applicazioni per abilitare una serie di nuove applicazioni. Quando si considera che il punto dell'integrazione eterogenea è quello di impacchettare caratteristiche diverse in un unico pacchetto, cosa resta da fare al progettista di schede?
Si scopre che c'è ancora molto da fare per i progettisti di schede, e infatti, fungeranno come l'interfaccia principale tra il mondo reale e un componente black box. Prima, diamo un'occhiata a cosa sia l'integrazione eterogenea, e vedremo come il ruolo del progettista di PCB continuerà a spostarsi dai compiti di layout di base alla progettazione di sistemi e all'integrazione a livello di scheda.
Molto semplicemente, l'integrazione eterogenea è l'integrazione di più componenti, che possono essere prodotti separatamente, in un vero sistema in pacchetto (SiP), dove un singolo assemblaggio fornisce tutte le funzionalità connettendo tutti i componenti costituenti. Pensate a un SoC ma con più die di silicio; ogni componente è fabbricato separatamente e collegato insieme con una struttura di interconnessione standard.
Per capire cosa significa, vediamo come arriviamo a un componente integrato eterogeneamente. Consideriamo l'esempio sottostante: abbiamo più die di semiconduttori provenienti da diverse fabbriche, e possibilmente prodotti con diverse tecnologie a diversi nodi. Questi sono integrati in un singolo interposer e interconnessi utilizzando metodi standard (vias e tracce). Qualsiasi di questi die modulari potrebbe essere collegato insieme come i lego con interfacce standardizzate.
Idea semplificata nell'integrazione eterogenea
In alcuni modi, questo imita la spinta a sviluppare ASIC dagli anni '70 ad oggi, dove funzioni che sarebbero state piuttosto difficili da gestire con logica programmabile generica o componenti discreti sono state implementate con un singolo chip specializzato. Ora, la maggior parte delle schede che costruirete per applicazioni specifiche coinvolge una gamma di ASIC, alcuni componenti per la regolazione della potenza, un mucchio di passivi, un processore, e forse alcuni componenti logici specializzati. Se state costruendo una scheda che necessita di un front-end analogico o deve catturare qualche segnale analogico da un altro strumento, quel blocco sarà o integrato nel vostro ASIC, o ci sarà qualche IC di interfaccia (ad es., un ADC) che potete mettere sulla scheda per quella funzione.
Per il progettista che non segue necessariamente gli sviluppi nel packaging dei semiconduttori, ho mostrato un esempio di alcuni metodi di integrazione e un esempio di SoC qui sotto. L'immagine in alto a sinistra mostra un tipico pacchetto BGA dove il die di Si è incapsulato in un composto di stampo. Le altre due immagini nella fila superiore mostrano come più die possono essere impilati e interconnessi l'uno all'altro o all'impronta BGA con fili di collegamento. Infine, l'immagine inferiore mostra la forma più sofisticata di integrazione eterogenea, dove sezioni di memoria e logica sono integrate in un unico pacchetto utilizzando vie, note come tecnologia through-silicon via (TSV).
Esempi di integrazione eterogenea.
Perché c'è un focus sulla costruzione di pacchetti più grandi a partire da un insieme di chip più piccoli? Nei processi di fabbricazione dei semiconduttori planari, la resa è inferiore quando il die è più spesso, quindi costruire un modulo su larga scala in 3D diventa meno economico quando più funzionalità sono integrate su un singolo die. Utilizzare die separati che sono interconnessi con un'architettura di interconnessione standard è più affidabile. Questo permette anche ai progettisti di chip di adottare un approccio modulare nello sviluppo di assemblaggi di chip, dove più die possono incastrarsi insieme come i lego. Si può poi estendere questo agli assemblaggi multi-chip, dove multipli della suddetta struttura di die sono collegati insieme in un unico pacchetto. Questo è stato recentemente utilizzato nei processori Fiji e Epyc di AMD, ed è un metodo per portare più core in un singolo chip.
Per quanto riguarda componenti e capacità, la maggior parte dell'attenzione nell'integrazione eterogenea è sulla confezione di diversi componenti digitali in un assemblaggio più grande, sebbene anche componenti analogici ed elettromeccanici (ad es., MEMS) siano obiettivi per l'integrazione eterogenea. Se può essere prodotto su un wafer con un processo planare, allora è un possibile obiettivo per l'integrazione eterogenea. Questo potenziale di integrazione tra capacità disparate ci porta alle varie aree che hanno ricevuto attenzione nella Roadmap dell'Integrazione Eterogenea.
La Roadmap dell'Integrazione Eterogenea è stata pubblicata nel 2019 per affrontare le sfide che inibiscono ulteriori integrazioni in specifiche aree applicative. Questo documento è sponsorizzato da tre società IEEE che riflettono gli stati attuali e futuri dell'ecosistema elettronico. La Roadmap dell'Integrazione Eterogenea si distingue da altre roadmap di standard in quanto è focalizzata su applicazioni e sfide, piuttosto che su capacità specifiche. Ci sono sei capitoli delineati nella Roadmap dell'Integrazione Eterogenea che si concentrano su sfide tecniche in aree specifiche:
Computing ad alte prestazioni e data center, che sono obiettivi naturali per la continua miniaturizzazione e integrazione
Dispositivi mobili, inclusi 5G e future capacità di rete mobile come il 6G
Automotive, affrontando principalmente i veicoli autonomi
Dispositivi medici/salute e indossabili, che spesso richiedono una gamma di componenti che forniscono funzioni specializzate
Aerospaziale e difesa, un'altra area dove una moltitudine di funzioni sono implementate in sistemi fisicamente grandi per applicazioni specialistiche
IoT, una categoria abbastanza ampia da sovrapporsi con qualsiasi delle aree sopra menzionate
Andando più a fondo, la Roadmap dell'Integrazione Eterogenea affronta sfide tecniche e soluzioni potenziali per alcuni ampi gruppi di componenti. Alcuni di questi gruppi di componenti sono comuni in molti sistemi, e oggi sono implementati con multipli circuiti o insiemi di componenti:
Moduli single-chip e multi-chip
Elettronica di potenza integrata
Piattaforme sensoriali integrate, inclusi sensori MEMS
Fotonica integrata
Chipset 5G
La tendenza qui è quella di imballare più potenza di calcolo e funzionalità aggiuntive in pacchetti standard, ma con un focus su 3 livelli:
Ognuno di questi livelli di integrazione eterogenea mira ad affrontare diverse sfide tecniche.
L'eterogeneità dei chip si concentra sull'integrazione a livello di caratteristiche integrando più chip in un unico pacchetto. Questo segue da vicino il design dei chiplet e dei moduli multi-chip. Alcuni esempi di integrazione hardware a questo livello includono:
Miscelazione di diversi stili di pacchetto nello stesso modulo
Impilamento di più chip verticalmente e orizzontalmente (integrazione 2.5D/3D)
Imballaggio di più moduli SoC in un modulo più grande
Tutto ciò è collegato insieme con tecnologie di packaging a livello di wafer, come il TSV per l'integrazione verticale e il fan-out integrato (InFO) di TSMC utilizzato nei SiP wireless. Le tecniche di interconnessione che non si affidano a fili di collegamento sono molto desiderate, specialmente per flussi di dati seriali ad altissima velocità che passano tra i die.
Diversi prodotti sono più ideali per elaborare diverse strutture di dati, e l'integrazione a livello di sistema mira ad affrontare compiti in cui i carichi di lavoro computazionali vengono passati tra diversi moduli. Ad esempio, i calcoli vettoriali ripetitivi sono meglio eseguiti su GPU, mentre i calcoli matriciali utilizzati nei modelli di AI sono ora eseguiti su ASIC. I SiP devono avere queste opzioni disponibili insieme a interfacce, memorie, core di processori e interfacce I/O per fornire l'elaborazione più efficiente dal punto di vista computazionale per carichi di lavoro specifici.
Questo livello di integrazione eterogenea è più adatto per i data center, dove diversi carichi di lavoro dati (scalare, vettoriale, matriciale e spaziale) devono essere elaborati simultaneamente. Tuttavia, ciò può certamente essere esteso ad applicazioni embedded che coinvolgono componenti RF/wireless, così come componenti fotonici.
Esempio di SiP per applicazioni di veicoli autonomi con circuiti fotonici integrati. [Fonte]
Questa è una grande sfida poiché richiede una significativa standardizzazione attraverso un insieme di prodotti in termini di sistemi operativi embedded e un insieme di API standard. Questo è più difficile perché gli sviluppatori generalmente usano linguaggi diversi e con diverse aree di specializzazione. Probabilmente continueremo ad avere molti linguaggi di alto livello per sviluppare applicazioni che verranno eseguite e interfacciate con moduli eterogenei. Tuttavia, ciò di cui gli sviluppatori hanno bisogno è un unico ambiente di sviluppo che compili il codice da più linguaggi in un unico codice sorgente. È ancora poco chiaro come sarà questo tipo di ambiente, ma i produttori di chip stanno lavorando verso questo tipo di ambiente di sviluppo per supportare prodotti eterogenei.
Per i progettisti di PCB, questa tendenza verso una maggiore integrazione concentra più funzioni e caratteristiche su un singolo chip e offre ai progettisti prodotti più specializzati per diverse applicazioni. I progettisti che lavorano in aree emergenti della tecnologia impiegheranno meno tempo ad assemblare gruppi di componenti disparati poiché i prodotti standardizzati conterranno le caratteristiche richieste in un unico dispositivo. I progettisti di PCB avranno comunque sfide di layout da affrontare, ma l'integrazione eterogenea aiuta a ridurre il numero complessivo di componenti, la dimensione del sistema e i periferici richiesti senza cambiare le pratiche di layout per i progettisti di PCB.
Questo significa che i progettisti di PCB si limiteranno a collegare un blocco di alimentazione e un modulo integrato eterogeneamente sulla scheda? Ovviamente no... la Roadmap dell'Integrazione Eterogenea è basata sulle applicazioni e mira a guidare la produzione di componenti che si rivolgono a vaste aree applicative. Concentrandosi su ampie aree applicative, i nuovi prodotti consolideranno componenti per specifici chipset in un unico modulo, e interfacce standard (PCIe, USB, ecc.) verranno utilizzate per collegare i moduli tra loro.
Man mano che l'integrazione eterogenea continua e nuovi prodotti vengono rilasciati sul mercato, Octopart sarà qui per aiutarti a trovare i componenti di cui hai bisogno con un set completo di funzionalità avanzate di ricerca e filtraggio. Quando utilizzi il motore di ricerca elettronica di Octopart, avrai accesso ai dati attuali sui prezzi dei distributori, all'inventario dei componenti e alle specifiche dei componenti, ed è tutto liberamente accessibile in un'interfaccia user-friendly. Dai un'occhiata alla nostra pagina sui circuiti integrati per trovare i componenti di cui hai bisogno.
Rimani aggiornato con i nostri ultimi articoli iscrivendoti alla nostra newsletter.