Gli standard ad alta velocità continuano ad alzare l’asticella.

I team erano soliti gestire la conformità come un’attività a valle. Si realizza l’hardware, lo si porta in funzione, lo si ottimizza e poi si verifica il superamento dei test. Ma con i più recenti standard ad alta velocità, la matrice di test è diventata troppo complessa e i margini troppo ridotti perché questo flusso di lavoro possa ancora reggere. Ogni interfaccia aggiunge cavi, modalità, fixture e casi limite, e ciascuno di questi elementi è collegato a scelte relative a stackup, interconnessioni, clock e filtraggio.

Ecco perché la pianificazione di SI, EMI e conformità oggi deve rientrare nell’architettura, nella cattura dello schema e nella definizione dello stackup. In questo articolo vediamo dove ogni standard sta esercitando la pressione maggiore, cosa cambia nel flusso di progettazione e quali decisioni sui componenti contano di più per ottenere la conformità al primo tentativo.

Punti chiave

• PCIe 7.0 (128,0 GT/s), Ethernet da 800G a 1,6T, USB4 e Wi-Fi 7 stanno comprimendo i margini elettrici e aumentando la complessità dei test. Questo impone di integrare la pianificazione di integrità del segnale, EMC e conformità nell’architettura, nella cattura dello schema e nella definizione dello stackup.
• A 64-128 GT/s e con SerDes di classe 224G, le correzioni a livello di layout offrono meno margine recuperabile. Materiali, famiglie di connettori, topologia e strategia dei retimer sono ora decisioni architetturali che devono essere fissate fin dalle prime fasi. 
• La BOM ora fa parte del piano di conformità. La specifica famiglia di laminati, il sistema di connettori, il retimer, la sorgente di clock e le scelte di filtraggio determinano spesso se il progetto supera i test alla prima revisione.

Una rapida panoramica sullo stato degli standard

PCI Express

PCI-SIG ha annunciato la disponibilità di PCIe 7.0 l’11 giugno 2025, con 128,0 GT/s e PAM4. PCI-SIG ha inoltre annunciato l’avvio delle attività esplorative per PCIe 8.0. Se state progettando piattaforme che saranno immesse sul mercato in quella finestra temporale, le decisioni di architettura del canale che prendete oggi determineranno se sarete pronti.

Ethernet

IEEE 802.3 continua a far avanzare il lavoro sulle classi 800G e 1,6T, con la task force 802.3dj che punta al completamento entro la fine del 2026 per la segnalazione elettrica a 200G per lane. Questa soglia ridefinirà i requisiti di interconnessione per ogni collegamento ad alta velocità nella catena del segnale.

USB-C e USB4

La libreria documentale di USB-IF include aggiornamenti delle specifiche USB4 e materiale di conformità in continua evoluzione. La USB4CV Compliance Test Specification è stata aggiornata nell’ottobre 2025, seguita dalla USB4 Electrical Compliance Test Specification nel febbraio 2026. Le procedure di test di laboratorio seguono da vicino questi documenti, quindi i team dovrebbero monitorare le date di revisione e allineare i piani di test fin dalle prime fasi.

Wi-Fi 7

IEEE Std 802.11be è stato pubblicato il 22 luglio 2025 e la Wi-Fi Alliance ha introdotto Wi-Fi CERTIFIED 7 l’8 gennaio 2024. L’adozione sta procedendo rapidamente e i requisiti di qualità RF e coesistenza associati ai canali da 320 MHz e al 4096-QAM opzionale rendono la pianificazione anticipata un vantaggio concreto.

Perché la segnalazione multilivello cambia il flusso di lavoro

Man mano che le interfacce adottano PAM4 e modulazioni di ordine superiore, il margine disponibile in tensione e temporizzazione si riduce. Questo trasforma le scelte che determinano perdita, discontinuità e obiettivi di equalizzazione in decisioni architetturali. 

• PCIe 6.0 e le generazioni successive utilizzano PAM4, che riduce la spaziatura in tensione tra i livelli di simbolo e aumenta la sensibilità a diafonia, riflessioni e jitter deterministico.
• La segnalazione USB4 e le aspettative di equalizzazione sono sempre più limitate dal canale, mentre i vincoli meccanici del Type-C aggiungono variabilità di connettori e cavi. 
• Le roadmap Ethernet di nuova generazione sono legate a lane elettriche di classe 224G, dove la perdita di interconnessione e i limiti di misura sono così stringenti che la qualità delle fixture e il de-embedding diventano fattori determinanti. 
• Wi-Fi 7 supporta 4096-QAM opzionale e canali da 320 MHz, che possono migliorare il throughput di picco ma impongono anche requisiti più severi sulla qualità RF e aumentano il rischio di problemi di coesistenza nei prodotti compatti. 

L’integrità del canale è ora un requisito di sistema

Il successo ad alta velocità oggi dipende da un budget di canale esplicito. Si stanno allocando perdita, numero di discontinuità e margine di diafonia tra materiali, routing, interconnessioni ed eventuale equalizzazione attiva. Quando questo budget non è specificato in modo chiaro e formale, i team scoprono il divario troppo tardi e ogni correzione diventa costosa.

Stackup, materiali e rugosità del rame

La perdita è di solito il primo vincolo che impone una riprogettazione. A velocità di segnalazione più elevate, le perdite dielettriche e del conduttore consumano rapidamente il margine, lasciando meno spazio all’equalizzazione per compensare. Per questo la selezione del laminato deve rientrare nell’architettura e nella definizione dello stackup, anziché essere affrontata dopo il posizionamento.

Per iniziare, definite una portata target e un budget di insertion loss, quindi stimate quante discontinuità potete permettervi, incluse via, connettori e package. Successivamente, selezionate una famiglia di laminati e un profilo di foglio di rame che corrispondano a quel budget in produzione. Un rame più liscio riduce la perdita del conduttore alle alte frequenze e può fare la differenza tra un progetto “ottimizzabile” e uno “fragile”.

Connettori e cavi passano da semplice interconnessione ad architettura di canale

Nei sistemi ad alta densità, la scelta dell’interconnessione può essere la decisione principale sul canale.

I connettori mezzanine board-to-board, i sistemi flyover e le architetture di interconnessione near-chip stanno subentrando dove il routing PCB tradizionale esaurisce il margine disponibile sui collegamenti con le prestazioni più elevate. Queste scelte hanno implicazioni meccaniche, termiche, di manutenibilità e di supply chain, quindi devono comparire nella checklist architetturale.

Retimer e redriver diventano elementi pianificati

Alle più alte velocità seriali di oggi, la prima decisione da prendere è se il collegamento funzionerà con solo margine passivo, con supporto analogico o con retiming completo.

I redriver estendono la portata quando il canale rientra nel margine passivo ma necessita di supporto di equalizzazione e il budget di latenza è ristretto. Ma presuppongono un canale di base più pulito e un controllo più stretto delle riflessioni.I retimer sono lo strumento per estendere la portata quando il budget del collegamento è messo sotto pressione da distanza, numero di connettori o form factor. Aggiungono potenza dissipata, latenza, complessità e lavoro di qualificazione. Rendete il posizionamento dei retimer e la loro alimentazione decisioni architetturali, quindi eseguite routing e validazione in base a quel piano.

Il piano di misura fa parte del progetto

Definite il piano di misura prima del layout e incorporatelo nel flusso di lavoro come input di progetto. IEEE 370 è un riferimento comune per la caratterizzazione delle interconnessioni e le pratiche di de-embedding, utile per allineare le misure alle simulazioni. Il piano di misura a monte include tipicamente:

• Fonti affidabili di parametri S e criteri di accettazione
• Strategia per le fixture, incluso cosa realizzerete internamente o acquisterete
• Approccio al probe launch e obiettivi di larghezza di banda
• Metodo di de-embedding e piani di riferimento
• Obiettivi di correlazione tra simulazione e banco prova e criteri di superamento

La pianificazione della conformità è ora una conversazione più ampia

Con l’evoluzione delle interfacce, la matrice di test si espande con più combinazioni di velocità dati, tipi di cavo, condizioni di canale e modalità operative. Per i dispositivi Wi-Fi 7, la matrice di test può includere funzionamento multi-link, comportamento di puncturing, opzioni di larghezza di canale e 4096-QAM opzionale, tutti elementi che interagiscono con il posizionamento delle antenne e la coesistenza all’interno del prodotto. 

I requisiti sulle emissioni aggiungono un ulteriore livello. FCC Part 15 e CISPR 32 restano i quadri normativi di base in molti mercati e categorie di prodotto, e le scelte progettuali che controllano correnti di ritorno, risonanze dell’involucro, cablaggio e filtraggio dovrebbero essere considerate vincoli iniziali. 

La checklist upstream per l’integrità del canale che evita nuove revisioni

Usate questi sei gate pre-layout per fissare l’architettura del canale prima che il margine scompaia. Ognuno corrisponde a una decisione che diventa costosa, o impossibile, da modificare dopo il layout.

• Definite presto il budget del canale. Portata, perdita, diafonia, connettori e margini.
• Bloccate stackup e materiali con la SI nel loop. Usate le stesse ipotesi che validerete in seguito.
• Scegliete famiglie di connettori e cavi come componenti del canale. Confermate il supporto di modellazione e il rischio reale di approvvigionamento.    
• Decidete se i retimer fanno parte dell’architettura. Prevedete fin dall’inizio budget di potenza, area e margine termico.
•  Scrivete presto il piano di misura. Fixture, de-embedding, obiettivi di correlazione e criteri di superamento chiari prima di costruire l’hardware.
• Mappate gli obiettivi di conformità sui vincoli di progetto. Emissioni, aspettative di immunità e requisiti regionali influenzano le decisioni su involucro, messa a terra e cavi. 

Per checklist più dettagliate, vedere What to Spec for Channel Integrity: Practical Checklists for High-Speed Links.

Prodotti in evidenza

Ecco cinque prodotti che illustrano i temi sopra descritti, tra cui coesistenza RF, perdita dei connettori, portata flyover e strategia dei retimer.

1. Intel Wi-Fi 7 BE200 (modulo client). Supporta 6 GHz, canali da 320 MHz e modalità 4096-QAM, rendendolo un buon caso di test per la qualità RF e la pianificazione della coesistenza richieste da Wi-Fi 7. 
2. Molex Mirror Mezz Family (connettori). Mirror Mezz e Mirror Mezz Pro supportano fino a 112 Gbps NRZ, mentre Mirror Mezz Enhanced arriva fino a 224 Gbps. 
3. Samtec Si-Fly HD (sistemi flyover PAM4 da 224 Gbps). Assiemi di cavi flyover progettati per aggirare la perdita delle tracce PCB a 224 Gbps PAM4. 
4. Amphenol Mini Cool Edge IO (sistema di connettori flyover). Pensato per architetture interne ad alta velocità basate su cavi, in cui le scelte di connettori e cavi diventano il canale stesso. 
5. Astera Labs Aries PCIe/CXL Smart DSP Retimers. Estende la portata su canali con più connettori e aggiunge margine in piattaforme ad alta densità. 

Quando cercate componenti, verificate lo stato del ciclo di vita di ogni parte, le alternative approvate, i vincoli di packaging e la disponibilità attuale prima del layout. Usate Octopart, la piattaforma di ricerca leader del settore per componenti elettronici e dati sulle parti, per risparmiare tempo e ridurre le sorprese nelle fasi finali.

Cosa aspettarsi all’orizzonte

Gli switch PCIe di nuova generazione e l’evoluzione degli standard Ethernet indicano la direzione futura dei vincoli di interconnessione e validazione.

• Switch fanout PCIe Gen 6 Switchtec di Microchip. A ottobre 2025, Microchip ha annunciato una famiglia di switch PCIe Gen 6 a 3 nm, inclusi strumenti e kit di valutazione, un precursore comune di un’adozione più ampia della piattaforma. 
• 802.3dj e il percorso verso PCIe 8.0. La task force 802.3dj sta puntando verso Ethernet a 200G per lane e l’ecosistema sta pianificando oltre PCIe 7.0. Entrambi indicano la direzione dei requisiti di interconnessione e accelerano la pressione a definire l’architettura del canale in una fase più iniziale.

Quando gli standard continuano ad alzare l’asticella, i team che rilasciano prodotti in modo affidabile sono quelli con il minor numero di questioni aperte al momento del rilascio del layout. La strada più rapida verso la conformità al primo tentativo passa da un channel budgeting rigoroso, modellazione anticipata, pianificazione realistica delle misure e una BOM coerente con la fisica.

Il BOM Tool gratuito di Octopart è un’ottima risorsa per verificare lo stato del ciclo di vita, confrontare alternative e confermare la disponibilità dei componenti critici del canale in un unico posto.