Come influiscono i pad e i via sull'induttanza parassita totale del condensatore?

Come ho discusso in articoli precedenti, ci sono molti fattori in gioco nel determinare l'impatto dell'induttanza sui sistemi di distribuzione di potenza ad alta frequenza. Due aree tematiche, l'induttanza del condensatore di decoupling e l'induttanza dei piani di potenza, sono state affrontate in articoli precedenti. Questo articolo si concentrerà sull'induttanza dell'impronta del condensatore e sull'induttanza della via dall'impronta del condensatore ai piani di potenza del PCB. Sono inclusi i vari tipi e dimensioni di impronte per condensatori ceramici e al tantalio, e vengono presentati i risultati dei test che mostrano l'induttanza parassita del condensatore per diversi condensatori.

Contributi fisici all'induttanza parassita del condensatore

Solo per riepilogare, l'induttanza in serie equivalente (ESL) è l'induttanza parassita del condensatore presente in ogni componente a causa del fatto che la sua lunghezza è maggiore di zero. È un fattore limitante principale nella risposta capacitiva dei condensatori di decoupling/bypass. I contributi a questa induttanza includono:

• Contributi del design fisico dalle impronte dei condensatori
• Lunghezza della via del condensatore ai piani di potenza

L'intero percorso, inclusa la via di ritorno a terra, determina l'induttanza di un circuito elettrico. Questa induttanza è influenzata dai seguenti fattori:

• Conduttori più corti e spazi ristretti tra i conduttori diminuiscono l'induttanza parassita
• L'induttanza di una via rispetto a uno strato di piano è funzione della distanza dalla via di ritorno a terra; l'induttanza aumenta con il diametro della via e aumenta con la lunghezza della via

Nella Figura 1 il percorso induttivo dall'IC al condensatore di decoupling è evidenziato in rosso.

L'induttanza effettiva del condensatore è funzione dell'area della sezione trasversale del loop formato dal condensatore, dall'impronta del condensatore e dalla lunghezza della via fino ai piani di potenza. La coppia di piani di potenza tra il condensatore e l'IC contribuisce all'induttanza effettiva. Anche la lunghezza della via di alimentazione dell'IC, lo spazio tra le vie di Vdd e di terra, e la lunghezza del pin del pacchetto contribuiscono a questo percorso induttivo, e quindi all'induttanza parassita del condensatore. Nota: I pacchetti IC ad alte prestazioni hanno un gran numero di vie di Vdd e di terra che formano un piano parallelo al percorso di potenza al fine di diminuire l'induttanza effettiva.

Impronte del Condensatore e Posizionamento delle Vie

L'ESL di un condensatore è proporzionale alla dimensione fisica di quel condensatore. Di conseguenza, grandi condensatori elettrolitici o al tantalio hanno un'induttanza parassita molto più elevata rispetto ai piccoli condensatori ceramici. Inoltre, un condensatore ceramico 0603 ha un ESL inferiore rispetto a un condensatore più grande 1206.

Come citato sopra, due dei fattori che contribuiscono all'ESL di un dato condensatore sono la dimensione e il posizionamento dell'impronta del condensatore. La Figura 2 è un esempio che mostra le impronte dei condensatori per i condensatori ceramici 1206 e 0603.

Come si può vedere, la forma del condensatore insieme al posizionamento dei via può cambiare il valore dell'ESL di un dato condensatore di più di un fattore di due. Questo perché l'induttanza di un via agisce come un induttore in serie con l'induttanza parassita del condensatore. Pertanto, le induttanze si sommano. I valori nella figura sono valori misurati con condensatori connessi alla coppia di piani Vdd/terra più vicina alla superficie (via più corti).

In questa figura, quando montato con un'impronta tipica, il condensatore 0603 ha un ESL inferiore del 40% rispetto al condensatore 1206. Anche i pad nella figura sopra hanno un'induttanza che appare in serie con l'induttanza parassita del condensatore, quindi anche i pad aggiungono induttanza, anche a un condensatore SMD. Pad più grandi agiscono come induttori con area trasversale maggiore, quindi hanno un'induttanza parassita maggiore.

La Figura 3 mostra come cambiare la posizione delle vie nonché aggiungere più vie possa diminuire l'area di induttanza effettiva del condensatore. Questo perché le vie vengono posizionate in parallelo tra loro, e gli induttori in parallelo hanno un'induttanza equivalente inferiore. Ciò riduce anche sostanzialmente il valore dell'ESL su ogni terminale del condensatore, offrendo un modo semplice per modificare la frequenza di risonanza propria creata dall'induttanza parassita nei terminali del condensatore.

La Figura 3 mostra che c'è spazio sufficiente tra i pad di un footprint 1206 per posizionare le vie tra i pad. Con quattro vie posizionate tra i pad, l'ESL è ridotto del 53% rispetto alla configurazione con due vie. Questo significa che la metà dei condensatori richiesti può fornire la stessa impedenza ad alta frequenza effettiva o spostare la frequenza di risonanza in serie verso un valore più alto.

Esempi per Condensatori ad Alta Tensione

Applicazioni ad alta tensione come gli ingressi a 48V per i convertitori DC/DC richiedono uno spazio maggiore tra i pattern superficiali e proibiscono di posizionare le vie tra i pad. Questo è dimostrato nella Figura 4.

In questa implementazione, le vie sono posizionate adiacenti al bordo dei pad in modo che l'ESL sia sostanzialmente ridotto rispetto alla configurazione a due vie.

Va notato che i condensatori che hanno una dimensione del case di un condensatore 0603 o inferiore non dispongono di spazio sufficiente tra i pad per le vie, quindi è obbligatorio che siano posizionati adiacenti ai bordi dei pad. Il design a quattro vie nella Figura 4 ha circa il 50% dell'ESL del precedente design a due vie. Inoltre, in questa figura, la scelta di uno spazio di 0,05 pollici per l'impronta 0603 è stata fatta in modo che potesse essere posizionata vicino al bordo di un BGA con passo di 50 mil permettendo gli stessi canali di routing. È importante notare che se si utilizza questo tipo di implementazione, è necessario prestare attenzione alla progettazione della maschera di saldatura in modo che la saldatura non scorra nei fori durante il processo di rifusione. In alternativa, le vie possono essere tappate per proteggersi da questo evento.

Il modello di via per l'impronta 0402 nella Figura 4 può adattarsi al passo di un BGA con passo di 1,0 mm. Va tuttavia notato che questa dimensione del condensatore è molto più difficile da assemblare su un PCB grande, quindi generalmente non vale la pena per la piccola diminuzione dell'ESL ottenuta con l'impronta più piccola.

In alcuni casi, la configurazione a quattro vie per i footprint non è desiderabile a causa del costo di perforazione delle vie aggiuntive e della difficoltà nel controllare le geometrie strette della maschera di saldatura, come sopra menzionato. Se si sceglie una configurazione a due vie, come quella mostrata in Figura 5, può essere molto efficace a patto che le due vie siano posizionate ai lati dei pad piuttosto che alle estremità.

La Figura 5 mostra che, mentre le due vie sul lato producono un ESL di 200 pH maggiore rispetto all'esempio a quattro vie, è comunque molto meno induttanza rispetto a quando le due vie erano posizionate alle estremità. Nel caso dei condensatori al tantalio, come mostrato in Figura 6, ci sono due motivi per avere più vie su questi grandi footprint di condensatori—ridurre ESL e ESR.

Esistono condensatori al tantalio disponibili con un ESR basso fino a 15mΩ. Con un tale condensatore, un pattern a sei vie può avere metà dell'ESL e metà dell'ESR di un footprint a due vie.
Lunghezza delle Vie del Condensatore ai Piani di Alimentazione

La Tabella 1 è un elenco di diversi condensatori comunemente utilizzati. Mostra che l'ESL di un condensatore è una funzione della lunghezza delle vie alla coppia di piani di alimentazione.

Questo ESL è sostanzialmente inferiore quando un condensatore è connesso alla coppia V1/GND rispetto alla coppia V5/GND. Nella Tabella 1, 13,5 mils è la lunghezza delle vie connesse a V1 e 77,5 mils è la lunghezza delle vie connesse a V5.

Portando il discorso un passo avanti, sono stati effettuati test con condensatori identici aventi impronte identiche montati uno accanto all'altro. Il differenziatore era che i condensatori erano connessi a diverse coppie di piani PWR/GND. Questi test sono stati effettuati su molteplici configurazioni di stack (tutti con dielettrico sottile tra i piani di potenza e di terra) con almeno due diversi design di impronta. L'Equazione 1 mostra un'approssimazione molto vicina all'ESL misurato di un condensatore ceramico 0603.

Come mostrato nella Tabella 1, il valore dell'ESL può raddoppiare quando il condensatore è connesso a una coppia di piani di potenza e terra sul lato opposto della scheda. Nota: Il valore dell'ESL misurato di un condensatore Johnson 0603 era di 120 pH superiore a quello del condensatore AVX. Si presume che ciò fosse dovuto al fatto che il Johnson aveva uno strato dielettrico esterno leggermente più spesso. L'aumento dell'induttanza è stato osservato su diversi lotti di condensatori 0603 sia da 10 nF che da 100 nF.

Riassunto

Le impronte dei condensatori insieme alle vie dal condensatore al piano di alimentazione del PCB aggiungono un'induttanza indesiderata significativa a un progetto. Semplici scelte progettuali, come il numero di vie utilizzate per montare un condensatore SMD sui suoi pad e l'accorciamento della lunghezza dei terminali passanti, possono contribuire notevolmente a limitare l'induttanza parassita dei condensatori.

Utilizza il wizard per impronte conforme IPC® di Altium Designer per creare impronte unificate per la libreria PCB o parla oggi stesso con un esperto Altium per saperne di più.

Riferimento

1. Ritchey, Lee W. e Zasio, John J., "Giusto al Primo Tentativo, Un Manuale Pratico sulla Progettazione di PCB e Sistemi ad Alta Velocità, Volume 1."