고층 레이어 스택업을 위한 PCB 라우팅 전략

고층 수의 PCB를 라우팅하는 데 사용되는 전략은 다양하며 PCB의 기능에 따라 달라질 수 있습니다. 고층 수를 가진 보드는 느린 속도의 디지털 인터페이스 그룹부터 다양한 신호 무결성 요구 사항을 가진 여러 고속 디지털 인터페이스에 이르기까지 많은 종류의 신호를 포함할 수 있습니다. 이는 라우팅 계획을 세우고 다양한 인터페이스에 신호 레이어를 할당하는 관점에서 도전을 제시합니다.

고층 수 PCB에서의 라우팅 전략을 언급하지 않고서는 많은 BGA에서의 핀아웃 디자인도 언급할 수 없습니다. 고핀수 BGA는 특히 컴포넌트가 전형적인 마이크로프로세서나 FPGA인 경우, 많은 다른 디지털 인터페이스를 포함할 수 있습니다. 이는 PCB에서 고층 수의 가장 흔한 원인 중 하나입니다.

고층 수 디자인에서 동시에 여러 도전이 제시되므로, 고층 수 PCB를 성공적으로 라우팅할 수 있는 몇 가지 도전과 전략을 소개하겠습니다.

높은 PCB 층 수를 유발하는 요인은 무엇인가요?

서론에서 언급했듯이, PCB가 매우 높은 층수를 가지게 되는 가장 흔한 요인은 대형 BGA의 존재입니다. 이러한 부품은 장치 하단에 높은 핀 수를 가지고 있으며, 신호가 핀에 도달하기 위해서는 더 많은 층이 필요합니다. 이러한 부품은 종종 특수한 ASIC, 마이크로프로세서 또는 FPGA이기 때문에, 다양한 신호 무결성 및 라우팅 요구 사항을 가진 많은 디지털 인터페이스와 많은 전원 및 접지 핀을 포함합니다.

많은 설계자들이 BGA의 모든 핀에 도달하기 위해 필요한 층수를 추정하기 위한 간단한 공식을 기억할 것입니다. BGA 피치가 핀 사이에 신호를 라우팅할 수 있을 만큼 충분히 큰 경우, 우리는 신호 층당 BGA 핀의 두 줄을 배치할 수 있습니다:

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

볼 사이에 트레이스를 배치할 수 있는 거친 피치 BGA 패키지의 경우, 우리는 층당 2개의 행/열을 라우팅할 수 있습니다.

일부 BGA 풋프린트는 내부 행에서 빠진 볼이 있는 등 복잡할 수 있습니다. 아래에 예시가 나와 있으며, 이 BGA는 위에 나온 표준 BGA에 사용된 동일한 층수 계산을 따르지 않을 가능성이 높습니다.

Charlie Yap과 함께한 이 기사에서 더 알아보세요.

구성 요소의 피치가 훨씬 미세하고 BGA 풋프린트의 패드 사이에 트랙을 배치할 수 없는 경우, 필요한 레이어 수를 두 배로 늘려야 합니다. 많은 핀이 전원 및 접지인 경우, 레이어 수는 확실히 감소할 것입니다. 또한, 대량의 쿼드 패키지가 높은 레이어 수를 요구하는 경우도 있습니다. 고급에서는 이러한 것들이 수백 개의 핀을 가질 수 있으며, 이는 중간 크기의 BGA에서 볼 수 있는 높은 숫자는 아닙니다.

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

라우팅 전략 1: 전략 없음!

"전략 없음" 전략은 가장 간단하며, 레이어 수를 최소화하면서 해결 가능성을 보장하는 데만 초점을 맞춥니다. 필요한 레이어 수를 선택하고 표준 팬아웃 접근 방식을 사용하여 BGA에서 라우팅을 시작하거나, 고정된 레이어 수를 적용하여 모든 트레이스를 포장하려고 시도하거나, 필요에 따라 새로운 신호 레이어를 추가하면서 자유롭게 라우팅할 수 있습니다. 다음과 같은 경우에 적용됩니다:

• 다른 임피던스 사양을 다른 레이어로 분리하는 것에 대해 걱정하지 않을 때
• 모든 인터페이스가 임피던스 사양이 없는 경우, 예를 들어 SPI 같은 경우
• 모든 인터페이스가 동일한 임피던스 요구 사항을 가지고 있는 경우
• 임피던스가 지정된 인터페이스의 수가 적은 경우 (아마도 1 또는 2)

물론, 이 전략으로 라우팅하는 것이 매우 체계적으로 보이지 않을 수 있지만, 신호 무결성에 대한 집중을 줄이고 해결 가능성을 우선시함으로써 다른 전략보다 층 수를 낮게 유지하는 데 도움이 될 수 있습니다.

이 병렬 인터페이스는 BGA(오른쪽 하단 모서리)에서 시작하여 추가 LCD 모듈(왼쪽 상단 모서리)로 라우팅됩니다.

전략 2: 인터페이스별로 층 우선 순위 지정

이 전략에서는 특정 임피던스 제어 인터페이스가 자체 층 할당을 받고 주로 이러한 층에서 라우팅됩니다. 그런 다음 제조업체는 제어된 임피던스 접근 방식을 취하고 스택업을 구축할 때 사용될 전기적 특성을 결정합니다. 이러한 유형의 전략은 임피던스 제어가 필요한 여러 고속 인터페이스가 있고, 이들이 다른 목표 임피던스 값을 가질 수 있는 경우에 사용할 수 있습니다. 차동 인터페이스의 경우에는 동일한 명목 임피던스 목표를 가지지만, 가능하게는 다른 대역폭 요구 사항을 가질 수 있으며, 이는 다른 인터페이스에 사용되는 선 폭과 간격이 달라져야 함을 의미합니다.

Best in Class Interactive Routing

Reduce manual routing time for even the most complex projects.

Explore Solutions

아래 예시 이미지에서는 16층 스택업에서 다른 층에 할당된 여러 디지털 인터페이스를 보여줍니다. 관련 인터페이스는 다음과 같습니다:

• DDR4
• CSI-2
• 1 Gbps LVDS
• 10 Gbps Ethernet

아래의 도표에서 이것들이 어떻게 다른 레이어로 분리되어 있는지 확인해 보세요.

고속 레이어 수가 많은 PCB에서 다중 디지털 인터페이스의 고속 라우팅.

이 레이어들에 일부 빈 공간이 있음을 알 수 있습니다. 이 레이어 전략에서 중요한 것은 제조업체가 임피던스를 지정하기 쉽게 만드는 것이 주 목표라는 점을 기억하는 것입니다. 레이어 당 단일 임피던스 사양만 있을 때, 제조업체가 각 인터페이스에 대해 이러한 목표를 달성하는 스택업을 생산하기가 훨씬 쉽습니다.

단점은 더 많은 레이어 수와 일부 레이어에 빈 공간이 생길 수 있다는 것입니다. 필요한 경우, 전원 레일용으로 추가 접지나 구리로 일부 빈 공간을 채울 수 있습니다. 저는 일부 설계에서 이 공간을 전원 레일용으로 사용하는 것을 선호합니다. 왜냐하면 이를 통해 전원 레이어를 완전히 제거할 수도 있기 때문입니다. 또한, 이러한 임피던스 제어 레이어를 고속 트레이스와 너무 가깝게 모이지 않는 한 저속 또는 구성 신호에 여전히 사용할 수 있습니다.

전략 3: 고속 및 저속 레이어

이 전략에서는 제어되어야 하는 임피던스를 가진 인터페이스의 수가 일반적으로 적거나, 모든 임피던스 제어 인터페이스가 동일한 임피던스를 요구합니다. 이를 통해 신호를 전용 고속 및 저속 레이어로 분리할 수 있습니다. 이는 네 개의 신호 레이어를 가진 여섯 레이어 보드에서 할 수 있는 것과 유사하며, 여기서 저속 신호 레이어는 서로 인접하게 배치될 수 있습니다.

이러한 유형의 전략은 직교 라우팅에 적합하며, 특히 저속 신호가 인접한 레이어에 있을 경우에 그렇습니다. 예를 들어, 아래에 표시된 라우팅을 보면, 두 개의 다른 레이어에 있는 두 컴포넌트 사이에서 직교 라우팅 방향을 사용합니다.

이 I/O들은 SDRAM 인터페이스의 일부이며, 직교 라우팅 접근법을 사용하여 메모리 칩으로 쉽게 라우팅할 수 있습니다.

이 전략에서의 라우팅은 많은 신호들이 저속이기 때문에 신호 무결성 문제가 더 적을 것입니다. 따라서, 이 접근법은 합리적인 레이어 수를 유지하는 데 도움이 됩니다.

전략 4: 전력과 일부 신호 결합

고레이어 카운트 보드에서 자주 구현하는 또 다른 라우팅 전략은 일부 신호와 전력 레일을 단일 레이어로 결합하는 것입니다.

레이어 수가 많아지는 흔한 이유는 라우팅이 필요한 신호나 인터페이스의 수가 많기 때문만이 아닙니다. 레이어 수는 여러 전원 레일과 전원 공급 장치 때문에도 증가할 수 있습니다. 초보 설계자는 PCB가 모든 전원 레일마다 전용 전원 평면을 요구한다고 생각할 수 있지만, 이는 필요 이상의 구리를 사용하여 많은 수의 레이어를 생성할 것입니다. 대신, 전원 레일을 다각형으로 그려 사용하는 것이 더 나은 전략입니다.

전원 레일이 그려진 레이어에서는 해당 레이어를 신호 라우팅에 사용하는 것이 허용됩니다. 특히, 저속 신호나 구성 신호를 이러한 레이어에 라우팅하는 것이 합리적입니다. 1분 설계 리뷰 시리즈에서 이와 같은 예시를 많이 볼 수 있는데, 아래에 보이는 예시 라우팅처럼 보입니다.

충분한 간격을 유지하는 한 전원 레이어에서의 라우팅은 적절합니다.

이 접근법은 전용 접지 레이어가 아닌 나머지 레이어를 저속 신호에 활용할 수 있게 하므로 전략 2 내에서 사용될 수 있습니다. 고속 신호는 필요에 따라 전략 2 하에서 여전히 자체 레이어를 가질 수 있습니다. 이는 전용 전원 평면과 전용 저속 신호 레이어의 필요성을 없애 레이어 수가 너무 높아지는 것을 방지하는 데 도움이 됩니다.

또한, 전원 레일이 포함된 레이어에서 임피던스 제어 트레이스를 라우팅하는 것이 여전히 가능합니다. 일반적으로, 공평면 접지가 있는 레이어에서 라우팅할 때는 트레이스 임피던스에 영향을 주는 과도한 커패시턴스를 방지하기 위해 클리어런스 규칙을 적용해야 합니다. 전원 레일 근처에서 라우팅할 때도 같은 원칙이 적용됩니다. 전역 전기 클리어런스 규칙을 사용하는 대신, 이 클리어런스를 적용하기 위해 네트별 및 레이어별 규칙을 생성하는 것이 최선입니다. Altium Designer에서는 InNet(또는 InNetClass) 및 InLayer 조건을 활용하여 사용자 정의 쿼리를 사용하여 이 클리어런스 규칙을 설정할 수 있습니다.

신뢰할 수 있는 전력 전자 제품을 구축하든 고급 디지털 시스템을 구축하든, Altium Designer^®의 완벽한 PCB 설계 기능 세트와 세계적 수준의 CAD 도구를 사용하세요. 오늘날의 교차 분야 환경에서 협업을 구현하기 위해, 혁신적인 기업들은 Altium 365™ 플랫폼을 사용하여 설계 데이터를 쉽게 공유하고 프로젝트를 제조 단계로 넘기고 있습니다.

Altium Designer와 Altium 365에서 가능한 것의 표면만 긁어본 것입니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.