웨이퍼 팹 용량이 증가함에 따라, 새로운 패키징 용량은 어디에 있는가?

반도체 산업이 큰 변화를 겪고 있습니다. 더 빠르고 효율적인 전자 제품에 대한 수요가 증가함에 따라, 기업들은 이러한 수요를 충족시키기 위해 웨이퍼 생산을 늘리고 있습니다. 그러나 큰 의문이 제기되고 있습니다: 이러한 성장을 지원하기 위한 새로운 패키징 용량은 어디에서 올까요? 고급 패키징 기술은 웨이퍼 생산을 최종 반도체 제품에 연결하는 데 필수적입니다. 이러한 개발에 따라 산업의 미래가 달려 있습니다. 이 기사에서는 인텔, TSMC, 삼성과 같은 주요 기업을 중심으로 현재의 고급 패키징 상태를 살펴보고 앞으로의 도전과 기회에 대해 논의합니다.

웨이퍼 제조 및 고급 패키징의 확장하는 경계

반도체 산업은 더 작고, 더 빠르며, 더 강력한 칩을 향한 끊임없는 추구에 의해 빠른 성장 궤도에 있습니다. 웨이퍼 제조는 이러한 요구를 충족하기 위해 확장되고 있습니다. 기업들은 새로운 팹에 수십억을 투자하고, 제조 공정을 발전시키며, 기술의 경계를 넓히고 있습니다.

최근 몇 년 동안 TSMC(대만 반도체 제조 회사)와 삼성과 같은 주요 기업들이 제조 능력을 발전시키는 데 큰 진전을 이루었습니다. TSMC는 최첨단 5nm 및 3nm 공정 노드로 선두를 달리고 있으며, 삼성은 3nm GAA(게이트-올-어라운드) 기술로 최전선에 있습니다. 이러한 혁신은 차세대 고성능 컴퓨팅, AI, 모바일 기기를 가능하게 하는 데 중요합니다.

그러나 웨이퍼 제조가 빠르게 확장되고 있는 동안, 반도체 제조의 중요한 측면인 고급 패키징은 종종 주목을 받습니다.

반도체 산업의 주요 플레이어인 Intel은 웨이퍼 생산 확장에 맞춰 고급 패키징 기술에 대한 투자를 대폭 늘리고 있습니다. 그 중요한 프로젝트 중 하나는 말레이시아 페낭에 최첨단 패키징 시설을 건설하는 것입니다.

Intel의 부사장인 Robin Martin은 최근 이 새로운 시설이 Intel의 고급 3D 패키징의 주요 센터가 될 것이라고 밝혔습니다. 페낭 공장은 3D Foveros 기술에 중점을 둔 2.5D/3D 패키징 능력을 강화하기 위한 Intel의 더 큰 계획의 일부입니다.

Part Insights Experience

Access critical supply chain intelligence as you design.

Learn More

Intel은 2025년까지 3D Foveros 생산 능력을 4배로 대폭 증가시킬 계획입니다. 이러한 생산 능력 증가는 고성능 컴퓨팅 및 AI 애플리케이션에 대한 수요가 증가함에 따라 Intel의 선진 반도체 제품 범위를 지원할 것입니다.

2년 전, Intel은 뉴멕시코에서 선진 패키징 능력을 확장하기 위해 35억 달러를 투자한다고 발표했으며, 이는 여전히 진행 중입니다. 페낭 시설은 이 확장을 보완할 것이며, 미국 오리건 및 뉴멕시코의 다른 주요 사이트와 함께 할 것입니다.

웨이퍼 제작 및 선진 패키징 이해하기

웨이퍼 제작이란 무엇인가?

웨이퍼 제작, 또는 웨이퍼 팹은 반도체를 만드는 핵심 단계입니다. 순수한 실리콘 결정을 얇은 웨이퍼로 절단하는 것으로 시작합니다. 이 과정에는 절연을 위한 실리콘 이산화층을 성장시키기, 회로 패턴을 정의하기 위해 포토레지스트를 적용하고 노출시키기, 실리콘을 식각하기, 전기적 특성을 변경하기 위해 도핑하기, 구성 요소를 위한 얇은 필름을 증착하기, 연결을 위한 금속 층을 추가하기 등이 포함됩니다. 제작 후, 웨이퍼는 테스트되고 패키징을 위해 준비됩니다.

선진 패키징이란 무엇인가?

고급 패키징은 반도체 칩이 제작된 후에 이를 둘러싸고 연결하는 과정입니다. 이는 칩이 최종 제품에서 제대로 작동하도록 보장합니다. 2.5D 패키징은 고밀도 링크를 가진 기본 레이어에 여러 칩을 나란히 배치하여 통신을 강화합니다. 3D 패키징은 칩을 수직으로 쌓아 더욱 컴팩트하고 효율적인 설계를 가능하게 합니다. 팬아웃 패키징은 칩의 연결 지점을 그 가장자리를 넘어 확장하여 신호 관리를 단순화합니다. 칩-온-웨이퍼-온-기판 (CoWoS)은 칩을 웨이퍼에 장착한 다음 기본 레이어에 올려 고속 연결을 가능하게 합니다. 내장 멀티 다이 인터커넥트 브리지 (EMIB)는 작은 브리지를 사용하여 단일 패키지 내의 칩을 연결하여 성능을 향상시키고 지연을 줄입니다. 시스템-인-패키지 (SiP)는 여러 기능과 칩을 하나의 패키지로 결합하여 복잡한 시스템을 더욱 컴팩트하고 효율적으로 만듭니다.

고급 패키징의 역할

고급 패키징 기술은 반도체 공급망에서 중요한 역할을 합니다. 이 기술들은 제조 과정에서 생산된 원시 실리콘 웨이퍼와 소비자 전자제품에 탑재되는 최종적인 기능을 가진 반도체 장치 사이의 다리 역할을 합니다. 이 기술들은 칩의 성능과 기능을 향상시킬 뿐만 아니라, 그들의 소형화와 비용 효율성에도 기여합니다. 

Make cents of your BOM

Free supply chain insights delivered to your inbox

Learn More

그 중요성에도 불구하고, 고급 패키징은 웨이퍼 제조만큼 같은 수준의 주목을 받지 못합니다. 더 고급화된 칩에 대한 수요가 증가함에 따라, 이러한 성장을 지원할 수 있는 최첨단 패키징 솔루션에 대한 필요성도 커지고 있습니다.

고급 패키징의 경쟁 환경

웨이퍼 제조 능력이 증가함에 따라, 고급 패키징 분야의 경쟁은 치열해지고 있습니다. 반도체 산업의 주요 플레이어들은 경쟁 우위를 확보하기 위해 자신들의 패키징 기술을 개발하고 정제해야 합니다.

TSMC, 반도체 제조 분야의 선두주자로서, InFo (Integrated Fan-Out), CoWoS (Chip-on-Wafer-on-Substrate), 그리고 SoC (System-on-Chips) 기술을 포함한 다양한 고급 패키징 솔루션을 제공합니다. 이 솔루션들은 고밀도 인터커넥트부터 개선된 열 관리 및 신호 무결성에 이르기까지 다양한 요구를 충족시키도록 설계되었습니다.

삼성, 또 다른 주요 기업은 I-cube와 X-Cube와 같은 혁신을 통해 자체 패키징 기술을 발전시키고 있습니다. 삼성의 I-cube 기술은 메모리와 로직 칩을 적층하여 성능과 효율성을 향상시키는 데 중점을 두고 있으며, X-Cube는 연결 밀도를 개선하고 폼 팩터를 줄이는 것을 목표로 합니다.

Global Foundries, 주목할 만한 반도체 파운드리는 Embedded Die Packaging 기술로 패키징 솔루션을 발전시키고 있습니다. 이 접근법은 소비자 전자제품부터 고성능 컴퓨팅에 이르기까지 다양한 응용 분야를 지원하면서 성능을 향상시키고 폼 팩터를 줄이기 위해 더 작은 칩을 더 큰 기판에 통합합니다.

India Semiconductor Mission은 인도에서 반도체 제조 생태계를 개발하기 위한 정부 주도의 이니셔티브입니다. 이 임무는 고급 패키징 기술에 대한 투자를 포함하며 글로벌 플레이어를 유치하고 국내 생산 능력을 강화하는 것을 목표로 합니다. 목표는 인도를 글로벌 반도체 공급망에서 주요 플레이어로 위치시키는 것입니다.

고급 패키징에서의 조달 도전

고급 패키징 기술에서 진전이 있음에도 불구하고 일부 도전과제가 남아 있습니다. 주요 문제 중 하나는 반도체 산업의 성장하는 수요에 맞춰 생산을 확대하는 것입니다. 웨이퍼 제조 용량이 증가함에 따라 공급망 병목 현상을 방지하기 위해 패키징 기술에서의 발전이 필요합니다.

부품 부족 및 리드 타임: 반도체 산업은 지난 몇 년 동안 칩에 대한 수요가 급증하고 핵심 부품의 공급이 제한되면서 상당한 부품 부족에 직면해 왔습니다. 구매자들은 TSV와 마이크로 범프와 같이 수요가 많고 공급이 부족한 Foveros 패키징에 필요한 재료를 확보하는 데 어려움을 겪고 있습니다. 이러한 부품의 긴 리드 타임은 생산 지연을 초래하고 고객의 요구에 영향을 줄 수 있습니다.

예를 들어, 인텔의 Foveros 패키징에서 적층 다이 사이의 수직 전기 연결을 생성하는 데 사용되는 TSV를 조달하는 것은 복잡한 과정입니다. TSV를 생산할 수 있는 제조 능력의 글로벌 공급은 제한되어 있으며, 소수의 공급업체만이 요구되는 품질 기준을 충족하는 제품을 생산할 수 있습니다. 결과적으로, 조달 팀은 공급업체와 장기적인 관계를 구축하고, 유리한 계약을 협상하며, 이러한 핵심 부품의 충분한 수량에 접근할 수 있도록 해야 합니다.

품질 관리 및 준수: 고급 패키징 기술은 엄격한 품질 기준을 충족해야 하는 고도로 전문화된 재료와 부품을 사용합니다. 조달 팀은 공급업체가 이러한 기준을 준수하고 지속 가능성, 환경 규제, 윤리적 조달 요구 사항을 준수하는지 확인해야 합니다. 품질 기준을 충족하지 못하면 비용이 많이 드는 생산 지연과 재작업이 발생할 수 있습니다.

공급업체 협업 및 위험 완화: 고급 패키징의 복잡성을 고려할 때, 조달 전문가들은 위험을 관리하고 재료의 안정적인 공급을 보장하기 위해 공급업체와 긴밀히 협력해야 합니다. 예를 들어, 구매자는 이중 소싱, 재고 버퍼링, 공급업체 다양화와 같은 공동 위험 완화 전략을 개발하기 위해 공급업체와 협력할 수 있습니다. 이러한 전략들은 공급망 중단의 영향을 줄이고 회사가 생산 목표를 달성할 수 있도록 돕습니다.

공급망 연속성을 보장하는 구매자의 역할

인텔의 조달 팀 내에서 근무하며 새로운 페낭 시설을 위한 재료를 조달하는 책임을 지고 있는 구매자를 생각해 보세요. 이 구매자는 전 세계 공급업체로부터 TSV와 마이크로 범프를 확보하는 복잡성을 탐색해야 하며, 각 공급업체는 다른 지역 제약과 시장 역학 내에서 운영됩니다. 구매자는 무역 긴장으로 인한 수출 제한이나 지연을 겪고 있는 일본의 공급업체를 만날 수 있습니다. 이를 완화하기 위해, 구매자는 대체 공급업체를 찾아야 할 수도 있으며, 이는 한국이나 유럽에서 이루어질 수 있으며, 일관된 가격과 가용성을 보장하기 위해 장기 계약을 협상해야 할 것입니다.

또한, 구매자는 동남아시아와 같은 지역에서 태풍과 같은 자연 재해가 교통 루트를 방해할 수 있으므로 물류를 관리해야 합니다. 그들은 또한 재고 수준을 유지하면서 과잉 재고를 방지하고 보유 비용을 증가시키지 않는 섬세한 균형을 유지해야 할 것입니다.

결론

반도체 산업은 웨이퍼 제조 능력이 확장되어 점점 더 고도화된 전자 장치의 요구를 충족시키기 위해 급속한 변화의 시기를 겪고 있습니다. 그러나 웨이퍼 팹(capacity) 용량이 증가함에 따라, 고급 패키징 기술의 중요성이 더욱 두드러지게 됩니다. 고급 패키징은 웨이퍼 제조와 최종 반도체 제품 사이의 중요한 연결고리로서, 그 역할은 과대평가할 수 없습니다.

Intel, TSMC, Samsung과 같은 선도 기업들은 이러한 성장을 지원하기 위해 고급 패키징에 상당한 투자를 하고 있습니다.

도전은 남아 있지만, 고급 패키징에서의 기회는 상당합니다. 산업의 지속적인 연구 개발 투자와 더불어, 재료와 제조 공정의 혁신은 반도체 기술의 미래를 형성하는 데 결정적인 역할을 할 것입니다.

앞을 내다보면, 반도체 산업의 성공이 웨이퍼 제조의 발전뿐만 아니라 고급 패키징에서의 확장 및 혁신 능력에도 달려 있음이 분명해집니다. 이러한 기술의 통합은 더욱 강력하고, 효율적이며, 다용도의 반도체 장치 개발을 촉진할 것이며, 결국 전자 및 기술의 미래를 형성할 것입니다.