Componentes ADC/DAC com Interface JESD204

Criada: Dezembro 1, 2022
Atualizada: Julho 1, 2024

Muitos sistemas mais simples incluirão alguma capacidade de sinal misto, que às vezes é incorporada ao controlador principal por meio de um ADC. Para amostragens mais precisas ou mais rápidas, um ADC externo será frequentemente utilizado, incluindo em sistemas que exigem amostragens muito rápidas ou síntese com taxas de operação GSps. O que acontece quando essas capacidades precisam ser implementadas em vários conversores de dados, todos operando em taxas de amostragem muito rápidas e sincronizados com um oscilador de referência?

Para sistemas avançados de sinal misto com múltiplos conversores de dados, não podemos confiar em barramentos síncronos de fonte mais simples ou interfaces seriais genéricas. Felizmente, a JEDEC desenvolveu uma interface especializada justamente para esse tipo de situação: a interface JESD204. Esta interface destina-se a facilitar as dificuldades de roteamento associadas ao uso de pistas LVDS ao impor sincronização em vários conversores de dados sem limitar as taxas de amostragem a valores baixos.

Este artigo delineará os requisitos de design importantes presentes na interface JESD204 para uso com múltiplos ADCs e/ou DACs operando em taxas de amostragem rápidas. A chave que une esse tipo de sistema é o controlador principal, que é um FPGA com a interface instanciada a partir do IP do fornecedor.

Sobre a Interface JESD204

ADCs e DACs podem operar em taxas de amostragem muito altas, se necessário, atingindo facilmente a faixa de GSps (giga-amostras por segundo). Esta é uma taxa de amostragem muito alta que é apropriada para adquirir sinais de RF (com um ADC) ou gerar formas de onda em taxas de repetição de RF (com um DAC). Quando um sistema está operando com um único conversor de dados, uma interface serial rápida pode ser usada para enviar/receber dados para/de um controlador principal do sistema. No entanto, quando múltiplos conversores de dados estão presentes em um sistema, a sincronização é frequentemente necessária, e isso é difícil de impor a uma interface serial como LVDS.

É aqui que a interface JESD204 entra em jogo. Esta interface padronizada, publicada pela JEDEC, foi desenvolvida para substituir o uso de links LVDS entre conversores de dados, bem como entre cada conversor de dados e um host do sistema. A revisão mais recente do padrão (Rev C, ou JESD204C) define um protocolo serial que pode ser usado para sincronizar múltiplos ADCs e/ou DACs operando em uma alta taxa de amostragem. As funções primárias que podem ser sincronizadas são amostragem de sinal, síntese e temporização em vários conversores de dados.

Como a interface JESD204 foi desenvolvida como uma substituição para LVDS com ADCs/DACs, vale a pena comparar a implementação dessas duas interfaces em vários conversores de dados:

Componentes ADC/DAC que suportam a interface JESD204 terão o bloco de E/S construído diretamente no die, enquanto o controlador principal do sistema terá a interface instanciada no tecido de interconexão FPGA. Para garantir a sincronização do sistema, ADCs/DACs com uma interface JESD204 incluirão pinos SYNC/SYSREF dedicados para suportar o disparo de relógio de um dispositivo JESD204C ou JESD204B, respectivamente.

Vantagens do JESD204

Pode não ser óbvio a partir da tabela acima, mas a principal vantagem da interface JESD204 para múltiplos conversores de dados é seu método de temporização. A topologia de um sistema compatível com JESD204 envolve amostragem síncrona em todos os dispositivos através da distribuição de seu oscilador de referência, conforme delineado no diagrama de blocos abaixo. Isso alinha todos os conversores de dados ao mesmo relógio que o controlador host, e assim a amostragem/síntese é cronometrada ao mesmo relógio que o host do sistema.

A amostragem/síntese é acionada em conversores de dados individuais com um pino SYNC, que então direciona os dados para fluírem dos conversores de dados individuais para o controlador host. Os fluxos de dados têm seus próprios relógios embutidos, então a interface pode automaticamente corrigir o desvio entre os dois fluxos de dados. Esta é a razão pela qual as linhas de dados diferenciais de cada conversor de dados não requerem correspondência de comprimento com uma interface JESD204. Tecnicamente, o mesmo tipo de recurso de correção poderia ser adicionado a um conjunto de ADCs/DACs em cascata que usam LVDS, mas isso exigiria calcular a correção no software ou na lógica.

Se você observar a distribuição de relógio/sincronização entre a fonte de relógio, controlador host e conversores de dados, haverá algum orçamento de desvio permitido para a interface JESD204 instanciada no processador principal. Este orçamento de descompasso entre os traços mais longos e mais curtos na interface deve estar dentro de algum valor máximo de desvio que pode ser compensado pelo esquema de temporização da interface. Se operando dentro do orçamento de desvio, a interface será capaz de detectar os descompassos entre os fluxos de dados de entrada resultantes nos canais DATA, e a correção pode ser compensada na lógica. Isso resulta na verdadeira diferença de fase entre os sinais amostrados.

Vários ADCs/DACs JESD204 vs. Componentes Multicanal

Se você está familiarizado com ADCs/DACs, então deve saber que esses componentes frequentemente têm múltiplos canais de entrada/saída para aquisição/geração de sinal. Dado que este é o caso, é justo perguntar: qual é a vantagem de usar ADCs separados com uma interface como JESD204 em comparação com o uso de um único ADC/DAC multicanal?

Alguns dos desafios presentes no uso de um ADC multicanal vs. ADCs individuais incluem:

Crosstalk entre canais
Correspondência de ganho, offset e faixa dinâmica
Amostragem intercalada
Dissipação de energia e calor

Os mesmos desafios podem estar presentes em um DAC multicanal. Esses componentes podem oferecer dezenas de canais em um único chip, então eles permitem densidades muito altas quando necessário. No entanto, há algumas condições que vêm com essa liberdade de design. Note que existem ADCs multicanais que incluem uma interface JESD204. As vantagens de cada abordagem são delineadas abaixo.

Essencialmente, um ADC multicanal com uma única referência controlável pode não oferecer a flexibilidade para adquirir ou gerar diferentes tipos de sinais em termos de deslocamento, nível de ruído (resolução, faixa dinâmica e/ou ganho. Com ADCs separados, as características de amostragem/síntese podem ser definidas independentemente, embora isso aumente a contagem de componentes para cada interface. Portanto, o principal compromisso é a menor densidade. No entanto, essa menor densidade é necessária para reduzir o diafonia.

A consideração importante vem da diafonia como uma função da frequência. Em frequências de RF, a diafonia entre canais será mais intensa do que em frequências mais baixas, e tal diafonia será refletida entre os canais em um ADC que usaria amostragem simultânea. A solução seria usar amostragem intercalada, mas agora você perde totalmente a capacidade de detectar deslocamentos de fase entre canais precisamente porque eles não estão sendo amostrados simultaneamente. Isso também deve ilustrar a vantagem de uma interface compatível com JESD204 para vários conversores de dados: determinação precisa da fase em frequências de RF.

Exemplo de Componentes Compatíveis com JESD204

Muitos componentes no mercado estão disponíveis que oferecem taxas de amostragem rápidas com uma interface JESD204B ou JESD204C. Novos componentes com uma interface JESD204C ainda estão chegando ao mercado, e alguns exemplos destes serão apresentados abaixo.

Analog Devices AD9207BBPZ-6G

O AD9207BBPZ-6G da Analog Devices é um ADC duplo de 12 bits com uma taxa de amostragem máxima alcançando 6 GSps. A interface de transmissão de dados neste componente é selecionável entre JESD204B ou JESD204C, com a taxa máxima de transmissão de dados alcançando os máximos compatíveis com o padrão da interface de 15,5 Gbps (JESD204B) ou 24,75 Gbps (JESD204C) agregados em 8 pistas. Para controlar o ruído comum de modo de entrada, este componente duplo usa uma interface de entrada diferencial de 1,475 Vpp com um relógio de amostragem de alta frequência gerado com um PLL integrado. A resolução de amostragem também é selecionável entre 8, 12, 16 e 24 bits dependendo do modo JESD204B ou JESD204C. Uma versão mais recente deste componente, o AD9213BBPZ-6G, oferece muitas das mesmas capacidades, mas com uma taxa de amostragem de até 10,25 GSps.

Texas Instruments ADC12QJ1600AAVQ1

O ADC12QJ1600AAVQ1 da Texas Instruments é um ADC rápido com uma taxa de amostra máxima alcançando 1,6 GSps com arquitetura não intercalada. O componente é um ADC de quatro canais com interface JESD204C suportando 2 a 8 (quatro/duplo canal) ou 1 a 4 (canal único) pistas serdes a uma taxa de dados máxima de 17,16 Gbps (codificação 64B/66B ou 8B/10B). A largura de banda de entrada de potência total de -3 dB é de 6 GHz, o que proporciona uma resposta de frequência plana para sistemas baseados em recepção de pulso FMCW lidar ou outros. Esta largura de banda de entrada também é adequada para amostragem direta de RF nas bandas L e S.

Texas Instruments DAC38RF86IAAVR

O DAC38RF86IAAVR da Texas Instruments é um DAC compatível com JESD204 com resolução de 14 bits e uma taxa de amostragem máxima de 9 GSps. O componente oferece uma síntese direta de sinais de banda base ou sinais de transmissão para uso em aplicações como radar ou comunicações sem fio. O dispositivo fornece saída de extremidade única com um balun integrado. A sincronização interna é alcançada com um NCO integrado, permitindo o uso de um oscilador de referência de frequência mais baixa. Para auxiliar na implementação de uma interface JESD204 para esses componentes, a Texas Instruments fornece IP para uso no desenvolvimento de FPGA.

Outros Componentes que Suportam Conversores de Dados

Sistemas que usam conversores de dados operando em frequências muito altas são altamente especializados e podem requerer muitos outros componentes em uma cadeia de sinal para garantir a aquisição precisa do sinal. Esses componentes incluem interfaces digitais com interfaces analógicas, então as práticas usadas no layout de PCB requerem isolamento entre essas seções da placa, e isso às vezes motiva o uso de filtros ou terminação em série excessiva em algumas redes.

Alguns dos outros componentes que os projetistas podem precisar para suportar a aquisição/síntese de sinal em cascata incluem:

Projetistas que desejam encontrar componentes únicos como ADCs e DACs compatíveis com JESD204 podem encontrar todos os seus componentes de sinal misto com os recursos avançados de busca e filtragem no Octopart. Somente o Octopart oferece recursos avançados de busca e filtragem para ajudar compradores a encontrar componentes e dados atualizados de preços de distribuidores, inventário de peças e especificações de peças. Confira nossa página de circuitos integrados para encontrar os componentes de que você precisa.

Mantenha-se atualizado com nossos últimos artigos inscrevendo-se em nossa newsletter.