Utilize Conversores de Link de Display de Painel Plano (FPD) para Transmissão de Vídeo

O link de Display de Painel Plano (FPD) é um protocolo para a transmissão de fluxos de vídeo digital de processadores gráficos para displays digitais. É uma interface interna e utiliza sinalização diferencial de baixa voltagem para transmitir pares de bits de vídeo serializados. Isso é feito serializando dados TTL paralelos de placas gráficas. Usando três pares de dados e um par para relógio, o protocolo transmite vídeo RGB de 18 bits. Novos links FPD usam quatro pares de dados e um par de relógio para transmitir cores de 24 bits e 30 bits.

Antes do link de Display de Painel Plano, os fluxos de vídeo eram transmitidos de forma paralela ao longo de 21 fios. Os fios ocupavam muito mais espaço nos pinouts de chipsets gráficos, nas trilhas ao longo de placas de circuito impresso e na cablagem de interface para dispositivos de exibição. Serializar fluxos de bits paralelos reduziu os pinos e trilhas necessários para transmitir. Desenvolver display de painel plano usando sinalização diferencial de baixa voltagem melhorou os custos de produção ao implementar a transmissão de vídeo usando menos fios.

Versões subsequentes do link de Display de Painel Plano melhoraram ainda mais a transmissão de fluxos de vídeo. Melhorias trouxeram relógio e dados integrados, reduzindo quatro pares para um. Um par de sinal refinou ainda mais a fiação de cabos para remover pares de fios. Precisar apenas de um par para transmitir fluxos de vídeo RGB de 24 bits permitiu que os cabos fossem instalados em espaços menores. O uso de um par também eliminou erros devido a desvios, deixando a transmissão limpa através de cabos mais longos.

Contexto para o Link de Display de Painel Plano

O protocolo de link de Display de Painel Plano surgiu quando havia a necessidade de transmissão eficiente de dados de matriz de gráficos de vídeo. Processadores gráficos saída de cores e bits de controle em 21 ou 28 palavras paralelas para entrega a displays externos dentro de sistemas de computador. Isso motivou os designers de chips a criar um meio elegante de enviar dados através de cabos.

Um esquema de paralelo para serial surgiu no início dos anos 1990 quando pares diferenciais de baixa voltagem entraram em cena no design. Ser capaz de transmitir grandes quantidades de dados em alta velocidade era necessário para levar fluxos de vídeo de placas gráficas para displays. LVDS permitiu a transmissão ao longo de baixa potência com pares de sinal iguais e opostos capazes de cancelar ruído de modo comum.

O link de Display de Painel Plano é o protocolo estabelecido para enviar informações de display. O protocolo continua a ser amplamente utilizado em muitos sistemas digitais desde entretenimento doméstico até mercados automotivos. A versão mais recente FPD III reconhece protocolos compatíveis como HDMI, I2C e SPI, tornando-o versátil para uso com uma variedade de aplicações de transmissão de vídeo.

Parâmetros a Considerar ao Selecionar um SerDes de Link FPD

Existem duas opções de fluxo serial para a transmissão de fluxos de vídeo com FPD. Versões mais antigas transmitem 21 bits de dados através de três pares LVDS enquanto versões mais recentes transmitem 28 bits de dados através de quatro pares LVDS. As velocidades de transmissão alcançam 227 MHz após a serialização em pares que têm sete bits de profundidade.

Várias partes são destacadas, abaixo, para sua consideração.

Texas Instruments, DS99R421QSQ

Esta peça é projetada para trabalhar com o protocolo Flat Panel Link II para minimizar a transmissão de fluxo de vídeo para um par diferencial de baixa voltagem. Ao reduzir a transmissão para um par, tanto o espaço no circuito impresso quanto o de cabeamento são preservados. Com o uso mínimo de espaço, tanto o custo quanto o peso são reduzidos, tornando-o uma escolha elegante para uso em automóveis ou outros dispositivos pequenos que necessitam de alta funcionalidade para streaming de vídeo.

O DS99R421 converte uma entrada FPD-Link com 4 LVDS não balanceados por CC (3 Dados LVDS + Relógio LVDS) mais 3 bits de controle de baixa velocidade sobreamostrados em um único fluxo serial LVDS balanceado por CC com informações de relógio embutidas. Este único fluxo serial simplifica a transferência do barramento de 24 bits por um único par diferencial de trilhas de PCB e cabo, eliminando os problemas de desvio entre as 3 entradas de dados LVDS paralelas e os caminhos de relógio VLDS. Ele economiza custo do sistema ao reduzir 4 pares LVDS para 1 par LVDS, o que por sua vez reduz camadas de PCB, largura de cabo, tamanho de conector e pinos.

Encontrado na página 2 da ficha técnica do DS99R421

Texas Instruments, DS90UB948-Q1

Esta peça é projetada para uso com o protocolo Flat Panel Link III para desserializar fluxos de bits. Esta interface é full duplex e inclui comunicação com I2C e SPI. A peça detecta automaticamente os canais FPD-Link II e fornece alinhamento de relógio e funcionalidade de desvio. Há um módulo de avaliação, o DS90UB948-Q1, para uso no desenvolvimento dentro dos sistemas.

O DS90UB948-Q1 é um desserializador FPD-Link III que, em conjunto com os serializadores DS90UB949A/949/947-Q1, converte fluxos seriais FPD-Link III de 1 ou 2 vias em uma interface FPD-Link (OpenLDI). O Desserializador é capaz de operar sobre cabos coaxiais de 50Ω de extremidade única de custo efetivo ou cabos de par trançado blindado diferencial de 100Ω. Ele recupera os dados de um ou dois fluxos seriais FPD-Link III e os traduz em FPD-Link de pixel duplo (8 vias de dados LVDS + relógio) suportando resoluções de vídeo de até 2K (2048x1080) com profundidade de cor de 24 bits. Isso fornece uma ponte entre fontes habilitadas para HDMI, como GPUs, para se conectar a displays LVDS existentes ou processadores de aplicação.

Encontrado na página 1 da ficha técnica do DS90UB948-Q1

On Semiconductor, FIN3386MTDX

Esta peça é adequada para uso tanto com esquemas de transmissão Flat Panel quanto Flat Panel Link II. Ela oferece alta taxa de transferência de até 2,38 Gbps e é compatível com a especificação LVDS TIA/EIA-644.

Os FIN3385 e FIN3386 transformam dados paralelos de 28 bits de TTL de Baixa Voltagem (LVTTL) em quatro fluxos de dados seriais de Sinalização Diferencial de Baixa Voltagem (LVDS). Um relógio de transmissão sincronizado com a fase é transmitido em paralelo com o fluxo de dados por um link LVDS separado. A cada ciclo do relógio de transmissão, 28 bits de dados de entrada LVTTL são amostrados e transmitidos.

Encontrado na página 2 do datasheet do FIN3385 / FIN3386

Trabalhar com processadores gráficos geralmente requer um bom IC serial/desserializador de link FPD. Os ICs de link FPD convertem fluxos de dados paralelos em bits serializados para transmissão como pares LVDS. Transmitir fluxos de vídeo em pares LVDS mantém a integridade do sinal durante transferências de alta velocidade através de cabos longos. O site possui links para peças de fornecedores, juntamente com um motor de seleção de peças para auxiliar sua busca.

Mantenha-se atualizado com nossos últimos artigos inscrevendo-se em nossa newsletter.