Como Evitar os Erros Mais Comuns no Seu Processo de Design Esquemático

Uma Década de Diferenças

Os processos de revisão de designs esquemáticos eram muito mais simples há 10 anos, e o processo de revisão esquemática para verificar erros não parecia exigir uma dedicação tão grande de horas de trabalho. Mais de 10 anos depois, nossos designs se tornaram mais complexos do que nunca. E quando se trata de projetar circuitos complicados, com múltiplos dispositivos de contagem alta de pinos e grandes conectores on e off-board, surge um risco considerável de erros escaparem para o processo de fabricação.

E todos nós sabemos o que isso leva, a necessidade de refazer.

Recentemente, me sentei com o Altium Designer para falar sobre a nova tecnologia em que estamos trabalhando na Valydate para verificações de Análise de Integridade Esquemática. Nos últimos anos, percebemos que estamos lucrando bastante com todos os erros que os engenheiros cometem no processo de design esquemático. Isso é ótimo para nós e ótimo para os designers também, pois finalmente obtivemos alguma clareza sobre quantos erros potenciais existem no processo de design esquemático e quantos deles realmente estão sendo identificados em revisões manuais, baseadas em humanos.

Começando Pequeno

A Valydate tem uma história interessante. Começamos com a intenção de lançar uma ferramenta EDA para Análise de Integridade Esquemática, mas na época não éramos grandes o suficiente para fazer esse tipo de investimento. A solução? Começar com um investimento menor, desenvolver nossa tecnologia por meio de uma oferta baseada em serviços e mostrar nossa tecnologia através da avaliação de projetos reais de clientes.

Funcionou? Sim. E muito. Relatório após relatório voltou de nossos projetos de clientes sobre erros semelhantes que os designers continuavam cometendo em seu processo de revisão esquemática, alguns dos quais você pode descobrir que está cometendo também.

Encontrando Terreno em Falhas de Design

Valydate passou dois anos, de 2011 a 2012, realizando relatórios de verificação de esquemáticos para centenas de esquemáticos. Dividimos nossas descobertas em duas categorias:

• Erros críticos. Estes incluíram erros em um esquemático que, se não corrigidos, provavelmente comprometeriam um projeto.
• Defeitos. Embora não tão graves quanto os erros críticos, defeitos não corrigidos ainda tinham a chance de causar perda de funcionalidade em um dispositivo.

Erros Críticos de Design

Ficamos surpresos com o tipo de erros críticos, que quebram o design, que estávamos encontrando em nossas verificações de revisão de esquemáticos. Impressionantes 21% do total de erros críticos de design estavam relacionados à falta de uma fonte de alimentação, com 18% dos erros relacionados a ter múltiplas saídas em uma rede. Você já cometeu esses erros no seu processo de design?

Erros de Defeitos

Os defeitos também forneceram alguns insights interessantes, com a gama de defeitos potenciais sendo muito maior do que os erros críticos. O mais comum de todos? Driver voh sendo menor que receiver vih a 22%. Algum desses erros parece familiar para você?

A Ligação

O que eu achei mais fascinante à medida que nos aproximávamos da conclusão do nosso estudo de 2 anos é a comunalidade entre os erros de design. Não é como se a equipe de design estivesse cometendo erros isolados aqui e ali. Havia centenas de esquemáticos diferentes neste estudo, e todos eles tinham os mesmos defeitos que quebravam o design.

Não acho necessariamente que seja culpa do designer. Há simplesmente muito terreno para cobrir nas revisões de design de esquemáticos hoje em dia. Quando se trata de cumprir um prazo de lançamento, erros vão acabar passando despercebidos. No geral, há simplesmente muitas variáveis baseadas no humano para considerar no processo de revisão de esquemáticos. Como você pode saber o que causou um defeito de design a passar para a fabricação?

Soluções Práticas para Designers

Após concluir nosso estudo de 2 anos, notamos uma tendência com os erros de design mais frequentes - todos envolviam redes de alimentação, dispositivos programáveis e resistores de pull-up/down inadequados. À parte das ferramentas de análise de esquemáticos, compilamos 8 dicas práticas para que os designers tenham em mente na próxima vez que estiverem projetando um esquemático, na esperança de evitar alguns ou todos esses erros que comprometem o design.

Soluções para Redes de Alimentação

• Ao projetar seu esquemático, certifique-se de que cada tensão de placa de circuito impresso necessária tenha uma fonte de alimentação definida com um nome de rede consistente, caso contrário, você pode correr o risco de desconexões se os nomes não forem exatamente os mesmos.
• Assegure-se de inspecionar os pinos de alimentação em cada dispositivo para confirmar que estão conectados a uma fonte de alimentação com uma tensão mínima e máxima correta.
• Sempre faça um inventário de todos os terras no seu esquemático e confirme que cada rede de terra tem uma fonte de terra específica.
• Crie o hábito de verificar se os símbolos esquemáticos do seu dispositivo incluem abas no esquemático que serão revisadas por um humano, e sempre use a mesma referência de pino que aparece na sua folha de dados.

Dispositivos Programáveis e Soluções para Resistores Faltantes

• Se você está utilizando um dispositivo programável em seu design, confirme que a netlist da sua placa de circuito está solicitando uma conexão com o dispositivo com um pino corretamente definido.
• Verifique se a definição do seu pino programável não entra em conflito com a definição exigida pelo layout da sua PCB. Misturar configurações de pinos pode levar a erros quando um pino para um FPGA é definido como uma saída, mas você o configura como uma entrada.
• Estabeleça um canal de comunicação com suas equipes de design de FPGA o mais cedo possível no processo de design para comunicar as expectativas pin-a-pin de nomes de pinos, direção, tecnologia, presença de pull-up/down e tensões dos bancos de energia.
• Reserve um tempo para verificar que todas as redes de dreno aberto em um design estão cobertas, pelo menos, com uma previsão para pull-ups/downs.

Uma Questão de Tempo

No final do dia, acho que realmente se resume a quanto tempo você está disposto a investir no seu processo de revisão de esquemáticos. Enquanto o processo de revisão humana funcionava muito bem uma década atrás, agora estamos em um ponto em que os esquemáticos são simplesmente complicados demais para serem verificados de forma confiável manualmente.

O que realmente precisamos ver é uma ferramenta de Análise de Integridade de Esquemáticos que possa realizar todas essas verificações para você e liberar seu tempo para questões mais urgentes. A Valydate está fazendo exatamente isso, e nas semanas à frente, estamos empolgados para compartilhar uma nova extensão para Altium Designer^® que automatizará o processo de revisão de esquemáticos para você. Fiquem ligados, usuários do Altium Designer , há coisas boas vindo por aí.

Michael é um líder empresarial realizado, com um histórico de aumento de receitas, lucros e participação no mercado, enquanto impulsiona altos níveis de lealdade de clientes e funcionários. Ele é igualmente capaz de dirigir equipes globais de P&D interfuncionais.

Antes de Valydate, Michael ocupou uma variedade de posições de gestão em Desenvolvimento de Negócios, Vendas, Operações e Engenharia dentro da Nortel Networks, CoreSim e, mais recentemente, na Fidus Systems, onde liderou a expansão da empresa para o Vale do Silício. Atualmente, ele é o CEO da Valydate, empresa que co-fundou em 2010.

Michael recebeu um Bacharelado em Engenharia de Sistemas de Computadores (com Alta Distinção, Medalha do Senado) da Universidade Carleton e um Mestrado Executivo em Administração de Empresas pela Universidade de Ottawa. Ele é receptor de muitas honras e prêmios, incluindo o Prêmio OBJ 2009 Forty under Forty.