A-SAP™ – O que você precisa saber?

A contínua miniaturização tanto da embalagem quanto do tamanho dos componentes em eletrônicos de próxima geração está se tornando cada vez mais difícil de contornar e apresenta um desafio significativo tanto para os projetistas de PCB quanto para os fabricantes de PCB.  

Para navegar efetivamente pelas restrições dos processos tradicionais de fabricação de PCB por subtração e corrosão, os projetos de PCB requerem capacidades avançadas de fabricação de PCB, enquanto empurram os limites de tamanho de características mais finas, maior número de camadas, múltiplos níveis de microvias empilhadas e ciclos de laminação aumentados. Quando um projetista de placa de circuito impresso é pressionado a projetar com esse nível de complexidade, isso também reduz a base de fornecedores de fabricantes capazes de atender a essas necessidades, aumentando ainda mais o desafio.

Processos Semi-Aditivos (SAP) podem ser implementados e integrados com os processos existentes de fabricação de PCB, e oferecem uma alternativa que efetivamente reinicia a curva SWaP-C enquanto aumenta a confiabilidade.

A capacidade de projetar e fabricar um traço e espaço de 15 mícrons de forma repetida e confiável oferece oportunidades anteriormente não disponíveis para projetistas de PCB e fabricantes de PCB. Apenas começando a explorar as possibilidades, os processos eletrônicos SAP podem:

• reduzir o número de camadas necessárias para o roteamento de BGA’s de alta densidade
• aumentar o tamanho do furo
• reduzir o número de camadas de microvias necessárias
• reduzir drasticamente o tamanho, peso e embalagem ou, inversamente, aumentar o conteúdo eletrônico dentro de uma pegada existente 

Esses benefícios e mais estão sendo explorados e realizados à medida que os fabricantes de PCB implementam SAP em suas instalações de fabricação de PCB.  

Em postagens de blog anteriores, passamos pelos fundamentos do processamento SAP, recentemente olhamos para algumas das principais perguntas relacionadas à pilha de placas de circuito impresso; e também exploramos algumas das “regras de design” ou “diretrizes de design” que não mudam ao projetar com esses tamanhos de recursos de ultra-alta densidade.

Neste post do blog, vamos explorar o espaço de design em torno da possibilidade de utilizar essas larguras de trilhas de circuito de ultra-alta densidade nas regiões de escape do BGA e trilhas mais largas no campo de roteamento. O benefício é uma redução nas camadas de circuito e a preocupação é manter a impedância de 50 ohms. Eric Bogatin recentemente publicou um white paper analisando justamente esse benefício e preocupação. 

Não há dúvida de que trilhas mais estreitas terão uma impedância maior do que as trilhas mais largas de 50 ohms. A questão se torna, se a diferença de impedância não for muito grande ou se as linhas de maior impedância, porém mais estreitas, não forem muito longas, esta pode ser uma solução aceitável. O artigo de Eric mergulha nas questões de qual é uma diferença de impedância muito grande e o que é considerado muito longo.  Deixarei que você explore os detalhes, mas para resumir a conclusão, o impacto na qualidade do sinal da região mais estreita em uma interconexão de trilha de 50 ohms uniforme será devido a reflexões. O impacto de suas reflexões pode estar em um nível aceitável se for curto o suficiente. Na região de saída do BGA, é possível usar uma trilha tão estreita quanto metade da largura da trilha na região de roteamento e ainda assim alcançar uma perda de retorno aceitável para alta largura de banda. Esta condição poderia reduzir o número total de camadas no design da placa e é um bom ponto de partida para considerar quando trilhas mais estreitas podem ser usadas para reduzir a contagem geral de camadas.

Quais são os próximos passos? A construção de cupons de teste e medições está em andamento para comprovar isso.  

Eric e a equipe também estão trabalhando na exploração do espaço de design para linhas de transmissão de pares diferenciais de linhas finas. Fiquem ligados, nós vamos linkar isso assim que for publicado.

As perguntas sobre essa nova capacidade dos fabricantes de produzir trilhas e espaços de PCB significativamente menores do que os anteriormente disponíveis estão gerando muitas questões. Eu pediria a todos que estão lendo este blog que postem suas perguntas ou entrem em contato direto comigo com as perguntas. Como acontece com qualquer nova tecnologia, existe uma curva de aprendizado, e estamos trabalhando com uma equipe de pessoas para identificar as questões mais urgentes e encurtar a curva de aprendizado para os designers de PCB.

Para começar o processo de pensamento:

• Quando a razão de aspecto para a altura da trilha em relação à largura é aumentada, significando que as trilhas são mais espessas do que largas, qual é o impacto?
• Essa maior razão de aspecto nos dará pares diferenciais verdadeiros?
• Como você incorpora camadas de gravação subtrativa com camadas semi-aditivas?  
• Todas as camadas devem ser camadas mais finas?
• Agora é possível usar camadas mais espessas?
• Como as respostas para as perguntas acima impactam a deformação após o SMT?
• O que acontece se você ignorar a “impedância de 50 ohms” e usar algo diferente?
• Qual será o impacto em trilhas estreitas se você também estiver reduzindo o comprimento?
• Existem acabamentos superficiais que não podem ser usados com esse processo?
• Como você projeta para cobertura de máscara de solda?
• Quais tipos de materiais são compatíveis com este processo SAP?
• Materiais específicos são necessários ao migrar para trilhas com maior relação de aspecto?

Precisamos da sua ajuda para avançar esta tecnologia e seus benefícios. Certamente há tantas perguntas quanto respostas neste momento e estou dedicado a ajudar a responder todas elas. Estou formando uma equipe de projetistas de placas de circuito impresso interessados e entusiasmados para ajudar a responder estas perguntas. Se você tem interesse em fazer parte desta equipe ou tem perguntas a adicionar, comente aqui ou entre em contato diretamente comigo!