Dados de Confiabilidade SAP

Uma das perguntas que me fazem regularmente sobre o processo A-SAP™ da Averatek é "quais dados você tem para demonstrar a confiabilidade da PCB?" Esta é uma excelente pergunta e um tópico interessante para um blog. Vou compartilhar dados especificamente de placas de circuito impresso construídas com o processo A-SAP™ da Averatek, incluindo resultados de D-Coupon, IST e SIR, e também explorarei algumas maneiras menos óbvias de pensar sobre como os processos SAP podem melhorar a confiabilidade geral das placas de circuito impresso.

Para aqueles não familiarizados com o processo semi-aditivo de PCB, por favor, consultem alguns de nossos blogs anteriores. Nós passamos pelos princípios básicos do processamento SAP, recentemente olhamos para algumas das principais questões relacionadas à montagem da placa de circuito impresso, exploramos algumas das “regras de design” ou “diretrizes de design” que não mudam ao projetar com esses tamanhos de recursos de ultra-alta densidade. e exploramos o espaço de design em torno da possibilidade de utilizar essas larguras de trilhas de circuito de ultra-alta densidade nas regiões de escape BGA e trilhas mais largas no campo de roteamento. O benefício é uma redução nas camadas do circuito e a preocupação é manter a impedância de 50 ohms. Eric Bogatin recentemente publicou um white paper analisando justamente esse benefício e preocupação.

Vamos começar com os critérios de confiabilidade óbvios: Cupons D-Coupons, Cupons IST, testes de resistência ao descascamento e testes SIR. Ok, talvez SIR não seja o critério mais óbvio que eu poderia selecionar, mas como o processo A-SAP™ utiliza um sistema catalisador baseado em paládio para alcançar a camada ultrafina de cobre eletrodepositado, havia preocupações sobre o paládio permanecer condutivo após o processamento, então eu o incluí aqui.

Teste de Resistência de Isolamento Superficial:

Qualquer resíduo de catalisador de Paládio na superfície do laminado não se torna condutivo e degrada o isolamento entre condutores. Evidenciado por resultados comparáveis entre A-SAP™ e processamento de gravação subtrativa.

Teste IST:

Teste conforme IPC TM-650-26.26a
Vias Passantes Metalizadas:

• Passaram no teste na condição de teste de 150oC por 500 ciclos

Circuitos de Microvias:

• Passaram no teste na condição de teste de 190oC por 500 ciclos após o teste de vias passantes metalizadas

Teste D-Coupon:  
Teste conforme IPC TM-650-2.6.27b Resultados do Teste

• Vários Licenciados testaram múltiplas configurações de cupons e o processo funciona no Sistema de Estresse Térmico OM com resultados de aprovação. Licenciados incluem Calumet Electronics, American Standard Circuits e FTG. Resultados de testes adicionais foram fornecidos pela NSWC Crane como o Agente Executivo para Placas de Circuito Impresso para o Departamento de Defesa.
• As condições de teste para os Parâmetros de Refluxo foram de 6 ciclos de 45 a 230, 245 ou 260oC, seguidos pelos Parâmetros de Choque Térmico de 100 ciclos de -55 a 170oC.
• Um total de 83 conjuntos de cupons de 6 diferentes corridas de processo foram testados no teste IPC TM-650-2.6.27b com vias únicas, vias escalonadas e vias empilhadas (2)
• Testes adicionais estão em andamento para aumentar a amostragem do processo e a profundidade do empilhamento das vias, o que deve ser concluído até o final do verão.

Teste de Resistência ao Descascamento:

Houve um trabalho significativo realizando testes de resistência ao descascamento em uma variedade de materiais de placas de circuito, incluindo FR4, materiais especiais, materiais de circuitos flexíveis e materiais de construção usando o processo A-SAP™. Hesito até mesmo em incluir isso porque, assim que é impresso, fica desatualizado com tanto trabalho de desenvolvimento acontecendo. A lista de materiais de placas de circuito abaixo foi toda testada com resultados aceitáveis pela indústria para resistências ao descascamento. Por favor, não pense que outros materiais não passam nos testes, mais provavelmente, os testes simplesmente ainda não foram completados!

Calumet Electronics, o pioneiro fabricante de PCB que foi o primeiro a executar o processo A-SAP™. Perguntei a Meredith LaBeau, CTO da Calumet Electronics, sobre o estágio atual do desenvolvimento do processo e ela respondeu: “Concluímos todo o desenvolvimento do processo nos últimos dois anos, elevando o nível de prontidão de fabricação de 5 para 9 (produção em baixa escala). Durante esse processo de desenvolvimento, realizamos testes significativos para confiabilidade, incluindo resistência ao descolamento, estresse térmico e ciclagem com microvias, bem como estruturas escalonadas. Além disso, processamos mais de 1000 painéis e os testamos com continuidade elétrica e análise de microseção.

Ao longo das fases de desenvolvimento do A-SAP™, utilizamos a tecnologia em todos os substratos tradicionais e muitos não tradicionais, com sucesso, bem como fabricamos todas as características tradicionais de PCB com confiabilidade aprovada.”

Os dados incluídos aqui são especificamente para o processo A-SAP™, atualmente sendo fabricado nos EUA. Uma rápida pesquisa no Google também fornecerá dados de confiabilidade para o processo mSAP sendo fabricado em grande volume na Ásia. O processo mSAP na Ásia está sendo produzido em instalações construídas sob medida e é bastante diferente dos processos mSAP sendo executados nos EUA. Não vi pessoalmente nenhum dado de confiabilidade desse tipo para processos sendo executados em instalações de fabricação nos EUA.

Reflexões sobre a confiabilidade de PCB além dos resultados de testes:

Avançando além das tradicionais informações de teste de "dados de confiabilidade", gostaria também de abordar algumas das maneiras menos intuitivas pelas quais o processo SAP pode melhorar a confiabilidade. Para começar, a confiabilidade de microvias tem sido um tópico quente e incontestável por muitos anos, com incontáveis horas de trabalho sendo realizadas para entender os desafios e identificar soluções. Reduzir a dependência de microvias, especialmente microvias empilhadas, certamente vai melhorar a confiabilidade. Os processos SAP podem ajudar o projetista de circuitos impressos a fazer exatamente isso. Reduzir larguras de linha de 75 microns ou mais para 50 microns ou menos oferece alguns benefícios diferentes, dependendo do que é importante para cada projeto em particular:

• Reduzir a largura da linha pode e vai reduzir a contagem de camadas, o que por sua vez reduz o número de camadas de microvias e o número de ciclos de laminação.
• Reduzir a largura da linha e o espaço pode liberar espaço para usar microvias escalonadas em vez de microvias empilhadas.
• Reduzir a largura da linha pode liberar espaço para furos passantes maiores, potencialmente eliminando vias cegas e permitindo que o projetista use tecnologia de furos passantes em vez de microvias empilhadas ou escalonadas.

Na verdade, cada um destes poderia ser um estudo de caso em um futuro blog! Por favor, fique atento aos nossos próximos blogs que irão explorar mais profundamente esses benefícios e investigar as vantagens associadas à capacidade de usar dielétricos mais finos, mantendo os requisitos de impedância enquanto reduz a espessura total da PCB.