Usando Terminações para Controlar Reflexos

Em um artigo anterior de duas partes, discuti reflexões, suas origens e o que elas fazem com um sinal usando como exemplo um circuito CMOS de 5V não terminado. Como mencionado anteriormente, essa informação se aplica a qualquer família lógica. Este artigo focará em como as reflexões podem ser controladas através do uso de diferentes terminações. Incluída nesta discussão estará uma descrição das propriedades dessas terminações e quais funcionam melhor em implementações de design específicas.

Uma Visão Rápida

No artigo mencionado acima, reflexões e seu comportamento em uma linha de transmissão foram discutidos. Em essência, foi demonstrado que a energia EM viajando por uma linha de transmissão refletirá ao longo dessa linha, a menos que seja absorvida. Os dois tipos de reflexões—sobressinal ou subssinal—foram discutidos, e dados foram apresentados mostrando que o subssinal é a principal preocupação.

Apenas para revisar, na parte superior da Figura 1, há um circuito CMOS de 5V não terminado dirigindo uma linha de transmissão de 50 ohms.

Este circuito é rápido o suficiente para que a energia refletida nesta linha faça com que a tensão que aparece na entrada da carga seja o dobro do nível de tensão que começou a descer pela linha de transmissão. Durante esse processo, a duplicação excedeu a tensão máxima permitida de “1” de +5,7 volts.

A parte inferior da Figura 1 mostra tanto as bordas de subida quanto de descida do circuito de amostra. A borda de descida também dobra e vai abaixo do solo por mais de 2 volts, o que excede o limite de tensão de -0,7V.

As duas linhas horizontais mostram a oscilação máxima de sinal permitida. 

A razão para as tensões excessivas é que o tamanho do sinal que começou a descer pela linha de transmissão era muito grande. Quando dobrou, a tensão resultante foi muito grande. O valor da tensão que começou a descer pela linha de transmissão é determinado pelo divisor de tensão formado pela impedância de saída do driver e pela impedância da linha de transmissão, conforme mostrado na Figura 2.

Terminações em Série e Paralelo

Há algo que pode ser feito para tornar as duas impedâncias no circuito equivalente acima mencionado do mesmo tamanho. Para conseguir isso, o sinal de partida de 5 volts será dividido pela metade e o sinal que começa a descer pela linha será de 2,5 volts, que é exatamente o que é necessário. A Figura 3 mostra como isso é feito. 

A razão do divisor é ajustada adicionando um resistor de 25 ohms à saída do driver. Este é um exemplo de uma terminação em série. 

Como antes, o sinal de 2,5V viajou pela linha de transmissão chegando a um circuito aberto. Este circuito aberto não absorveu a energia no campo EM. Na viagem de ida, a capacitância parasita da linha de transmissão foi carregada para V/2 ou +2,5 volts. Na viagem de volta, a capacitância parasita foi carregada até o restante do caminho até +5 volts. Quando o campo EM chegou de volta à fonte, ele encontrou o circuito equivalente mostrado na Figura 4.

Na Figura 4, o Zout é 25 e o Zst (terminador em série) é 25 ohms, totalizando 50 ohms, e a fonte de tensão é um curto-circuito. A impedância da linha de transmissão é de 50 ohms. O efeito é fornecer uma transmissão perfeita. A terminação de 50 ohms absorve toda a energia no campo EM de retorno, então não há reflexão. Isso significa que o circuito está estável em +5 volts. Quando o sinal muda de um lógico 1 para um lógico 0, os mesmos eventos ocorrem. A carga é fornecida com uma onda quadrada que foi pretendida, e a classificação de tensão de entrada da peça não foi violada.

Assim, o circuito na Figura 3 é dito ter sido "terminado em série". A comutação resultante é frequentemente referida como comutação por onda refletida porque os dados se tornam válidos ao longo de toda a linha apenas quando a onda refletida passa por ela a caminho de volta à fonte. Como pode ser visto, a forma de onda de tensão em cada extremidade da linha é diferente. Apenas a extremidade da linha onde se encontra a carga possui níveis lógicos válidos em todos os momentos. Em qualquer ponto entre o driver e a carga, os níveis de tensão estão em algum ponto intermediário entre 1 e 0 por algum período de tempo. Este é um estado lógico inválido. Como tal, cargas sensíveis a bordas, como entradas de relógio, não podem ser localizadas em nenhum lugar, exceto na extremidade da linha mais distante do driver.

A comutação por onda refletida na Figura 3 é a base para o barramento PCI. É o método de menor potência para realizar sinalização de alta velocidade. No entanto, existem limitações quando é usado para um barramento como o PCI. A limitação é a duração dos dois níveis de tensão de referência enquanto o sinal faz uma viagem de ida e volta no barramento.

Até que esse "tempo morto" se esgote, nenhuma operação lógica pode ser realizada. É por isso que o original barramento PCI de 33 MHz tinha uma limitação de largura de banda. A quantidade de desempenho rápido da CPU que estava disponível para o usuário era limitada. O barramento PCI original de 33 MHz tinha permissão para ter 30 polegadas de comprimento. O atraso de ida e volta em tal barramento era de 10 nanosegundos. O tempo total em um período de relógio é de apenas 30 nanosegundos. Em cada borda de comutação, 10 nanosegundos são consumidos como tempo morto. Isso deixa apenas 10 nanosegundos para os dois níveis lógicos. Aumentar a frequência do relógio não reduz o tempo morto. Apenas reduz o tempo "bom para dados".

Evouímos dos barramentos PCI de 33 MHz para sistemas de barramento de 66 MHz e 100 MHz. Isso é possível devido ao seguinte:

• A especificação do barramento PCI de 66 MHz afirma que o comprimento máximo do barramento não pode exceder 9 polegadas. O atraso de ida e volta deste comprimento de barramento é de 3 nanosegundos. Deste período de relógio de 15 nanosegundos, apenas 6 nanosegundos são usados como tempo morto, restando 9 nanosegundos para operações lógicas. Isso é suficiente para acomodar as necessidades de comutação.
• O barramento PCI de 100 MHz tem um período de clock de apenas 10 nanossegundos. Para que isso funcione, o comprimento do barramento é restrito a 5 polegadas ou um atraso de ida e volta de 3 nanossegundos.

A discussão anterior levanta alguns pontos interessantes. Para usar lógica terminada em série em um sistema organizado em barramento, é necessário reduzir o tamanho do sistema à medida que a frequência do clock aumenta. Isso minimiza o tempo morto. Em frequências de clock acima de 100 MHz, torna-se difícil construir sistemas significativos deste tipo. Então, como é possível que supercomputadores com frequências de clock acima de um GHz funcionem?

Se assumirmos que a energia EM é absorvida na extremidade de carga da linha, colocando uma terminação lá, conforme mostrado na Figura 5, os eventos na primeira parte das operações são os mesmos de todos os exemplos anteriores. 

A tensão de referência de +3,3 volts é lançada pela linha de transmissão como o sinal. 2 nanossegundos depois, o campo EM chega à extremidade de carga da linha. A Figura 6 retrata isso para as bordas de subida e descida. Existem as mesmas formas de onda em todos os pontos ao longo da linha de transmissão. Não parece que existam estados lógicos ilegais ou reflexões. 

Infelizmente, como se trata de um circuito CMOS de 5 volts, o mínimo para um lógico 1 nesta família é de +4,2 volts. O lógico 1 na Figura 6 não atinge este nível. Mesmo que não haja reflexões, o circuito não funcionará, então algo deve ser feito para elevar o nível do lógico 1. O divisor formado pela impedância de saída e a impedância da linha define o nível do lógico 1. Um desses fatores precisa mudar. É difícil alterar as impedâncias da linha o suficiente para remediar este problema, então a impedância de saída do driver precisa ser reduzida. A Figura 7 ilustra isso. 

Um novo driver foi localizado com uma impedância de saída de 5 ohms. Desta vez, o circuito possui um driver CMOS de 3,3 volts. Como pode ser observado, a tensão de referência, que é o lógico 1, é 10/11 de V ou 3 volts. Este é um nível lógico 1 adequado para este circuito. Todas as condições foram atendidas e não existem estados lógicos ilegais. Além disso, uma carga pode ser colocada em qualquer ponto ao longo de uma linha de transmissão com a garantia de que sempre verá um sinal lógico adequado. Isso é chamado de terminação paralela. É o método de terminação usado para todos os caminhos lógicos de altíssima velocidade. No entanto, este protocolo de sinalização também tem suas desvantagens em termos de consumo de energia. Com a oscilação de sinal de 3,3 volts, a potência por linha de sinal se aproxima de 1/5 de watt, o que é muito alto para ser utilizado em sistemas práticos. Por isso, as oscilações de sinal de todas as famílias lógicas destinadas a serem implementadas para terminação paralela são pequenas. Por exemplo, as oscilações de sinal ECL são aproximadamente de 1 volt; as oscilações de sinal GTL são de 800 milivolts e as oscilações de sinal LVDS são de 400 milivolts.

As famílias de lógica de baixo nível anteriores funcionam muito bem em altas velocidades. No entanto, devido aos pequenos intervalos de sinal, elas não possuem uma margem de ruído muito grande. Como resultado, a gestão de ruído torna-se uma parte muito importante do processo de design. Isso é especialmente verdadeiro quando existe um sistema de lógica mista que contém circuitos CMOS de 3,3 volts ou 5 volts.

É importante lembrar que, quando uma terminação paralela está sendo usada, a tensão de referência é a tensão lógica 1. Para criar uma tensão lógica 1 que seja grande o suficiente para uma operação adequada, a impedância de saída do driver deve ser muito menor do que a impedância da linha.

Outros Tipos de Terminações

Além das terminações em série e paralelas, às vezes outras terminações são oferecidas como soluções para reflexões. Essas terminações incluem:

• Terminações AC.
• Terminações de Diodo.
• Terminações de Thevenin.

1. Redes de Thevenin como pull ups ou pull downs.

• Terminações em Série e Paralelas usadas na mesma rede.

Essas terminações e sua validade tecnológica, ou falta dela, são examinadas abaixo.

Terminações AC são por vezes sugeridas como uma forma de controlar a duplicação de tensão na extremidade aberta de uma linha de transmissão. Uma terminação AC conecta o resistor de terminação paralelo ao final de uma rede com um pequeno capacitor. O objetivo com esta abordagem é fornecer a terminação durante os momentos em que as bordas estão comutando e desconectá-la quando os níveis lógicos estão em "estado estável". Este método foi originalmente concebido quando as bordas TTL se tornaram rápidas o suficiente para excederem ¼ do comprimento elétrico de transição (TEL) e causarem tensões excessivas nas entradas dos portões. Quando uma terminação AC é conectada ao final de uma rede, o resultado é uma borda ascendente ou descendente que tem uma constante de tempo RC que efetivamente desacelera a borda enquanto limita o overshoot. Se a degradação da borda for aceitável, uma terminação AC pode ser a maneira de lidar com bordas rápidas.

Na Figura 8, a parte superior da figura mostra o mesmo circuito contido na Figura 1, mas com uma terminação AC. 

Como pode ser visto, quando o valor do resistor e do capacitor é escolhido de tal forma que o overshoot não exceda Vdd +0,7 volts, o sinal começa a parecer uma onda senoidal e as bordas já não são afiadas.

Se a frequência do relógio for aumentada muito além dos 66 MHz neste exemplo, não apenas a forma de onda se torna mais parecida com uma onda senoidal do que com uma onda quadrada, como também não é mais capaz de manter a amplitude de sinal requerida. Esse problema ocorre ao tentar usar uma terminação AC com arranjos de DRAM. Não é uma metodologia bem-comportada em altas taxas de relógio e deve, em vez disso, ser considerada apenas como uma solução "band-aid" para um circuito que deveria ter sido projetado desde o início com uma verdadeira terminação em série ou paralela.

Terminações de diodo na extremidade receptora de uma linha de transmissão em vez de uma terminação de resistor são outro exemplo de uma abordagem band-aid. Em vez de projetar linhas de transmissão com terminações adequadas que previnem o excesso de overshoot, um par de diodos é conectado entre a linha de sinal e os dois trilhos de alimentação e é orientado de tal forma que, quando o overshoot excede Vdd, um diodo ativa como um clamp. Isso é mostrado na Figura 9.

Quando o overshoot tenta ir abaixo de Vss (fonte de alimentação de tensão), o outro diodo ativa como um clamp. Isso realmente funciona, no entanto, os diodos devem ser diodos Shottky para que possam ativar rapidamente o suficiente. Além disso, o custo por linha dessa abordagem específica é bastante alto.

As terminações paralelas descritas até agora foram conectadas ao terra. Isso é um terra simbólico, pois as terminações paralelas reais sempre se conectam a uma tensão de terminador especial, não ao terra, Vdd (Voltage drain) ou Vee (Voltage emitter). No caso do ECL, que opera entre o terra e -5,2 volts, os resistores de terminação são na verdade conectados a uma fonte de Vtt (Voltage termination) especial que é de -2,0 volts. As terminações GTL se conectam a +1,2 volts enquanto as terminações paralelas para CMOS de 2,2 volts se conectam a +1,1 volts.

Ao usar as famílias de lógica mencionadas acima, é necessário adicionar uma fonte de alimentação e um plano de alimentação para fornecer as tensões de terminador necessárias. Se houver apenas alguns circuitos que precisam de terminações paralelas, como é o caso quando o PECL é usado para uma interface com um transceptor, isso equivale a uma grande despesa para apenas algumas linhas.

Outra abordagem para este problema é usar uma rede de dois resistores para emular a impedância do terminador e a tensão do terminador. Isso é referido como um equivalente de Thevenin e é representado na Figura 10.

Para determinar os valores dos resistores necessários para criar a tensão e a impedância equivalentes, é necessário resolver as duas equações apresentadas nesta figura. Aqui, Vcc é a tensão de uma fonte de alimentação conectada ao terminal coletor de um transistor bipolar. Vt é o transformador de tensão.

Uma rede de Thevenin pode ser usada para criar um pull up para alguma tensão diferente de Vdd ou um pull down para alguma tensão diferente de terra. Um exemplo disso é a rede de resistores em um backplane de barramento VME.

A Figura 11 é um exemplo de uma rede de pull up. 

Uma saída TTL tem uma saída assimétrica. A impedância da saída ao mudar de 1 para 0 é muito menor do que quando muda de 0 para 1. Devido a essa falta de simetria, o tempo de subida pode ser muito lento para satisfazer as margens de tempo. Adicionar um pull up para +3V, que é o máximo 1 para TTL, fornece mais energia para carregar a linha. Isso resulta em uma borda de subida melhorada, enquanto a borda de descida é apenas moderadamente degradada.

A Tabela 1 mostra todas as maneiras de terminar uma linha de transmissão e suas características operacionais específicas.

A Figura 12 mostra a localização de cada terminação em uma rede.

Embora cinco tipos de terminações estejam listados na Tabela 1, apenas três delas são realmente úteis. Estas incluem: terminação em série, terminação paralela e terminação paralela equivalente de Thevenin. 

Toda a lógica que se destina ao uso em sinalização de alta velocidade é capaz de ser manuseada com uma dessas terminações mencionadas. Se um conjunto de regras de design parece exigir terminações AC ou terminadores de diodo, é uma boa ideia revisitar o processo de tomada de decisão para determinar por que o uso deles foi especificado. É mais provável que um erro tenha sido cometido quando as regras de design foram elaboradas. 

Em quase todas as nossas aulas, houve a percepção de que tanto uma terminação em série quanto uma terminação paralela são necessárias em uma rede. A Figura 13 é uma rede ECL que possui uma terminação em série na saída do driver e uma terminação paralela na extremidade da carga. 

Como pode ser observado, o sinal que chega à carga nunca atinge os -0,8 volts necessários para um lógico 1 em ECL. Isso ocorre porque a terminação em série e a linha de transmissão dividiram o sinal de saída antes de ele começar a percorrer a linha de transmissão. Como existe uma terminação paralela na extremidade da carga, não há como esse sinal dobrar como uma maneira de alcançar um lógico 1 adequado. Neste caso, a "terminação em série" está atuando como um resistor limitador de corrente, que é o que se desejava.

Infelizmente, a linha de transmissão também a vê como uma terminação em série.

Exceções às Regras

Como muitas vezes acontece no projeto de sistemas eletrônicos de alta velocidade, existem exceções às regras mencionadas. Há casos em que uma terminação é necessária em ambas as extremidades de uma linha de transmissão. Dois exemplos disso são um driver de vídeo que possui um seguidor de emissor para saída, bem como drivers OC-48.

Os detalhes de projeto para ambos são descritos abaixo.

No caso de um driver de vídeo, seguidores de emissor têm tendência a oscilar. Um método comum para prevenir isso é colocar um pequeno resistor em série com o emissor à medida que ele aciona a linha de transmissão.

Quando isso é feito, o problema do sinal é superado projetando o amplificador de vídeo de forma que ele crie uma tensão inicial maior.

Com drivers OC-48, há pequenas reflexões, criadas por imperfeições como conectores no caminho da linha de transmissão. Essas pequenas reflexões chegam de volta ao driver, que geralmente é uma fonte de corrente pseudo. Isso significa que o driver tem uma alta impedância de saída. A energia nas pequenas reflexões mencionadas anteriormente é refletida pela alta impedância do driver e viaja de volta em direção à carga. Ao chegar na carga, as reflexões somam-se ao jitter. Ajustando a impedância de saída do driver de forma que ela corresponda exatamente à impedância da linha, as pequenas reflexões são absorvidas e o jitter é melhorado. As duas extremidades da linha de transmissão são terminadas de tal forma que a extremidade do driver tem uma terminação em série e a extremidade da carga tem uma terminação paralela. Aqui, o design do driver deve levar em conta esses fatores. No entanto, deve-se notar que, com componentes disponíveis comercialmente, não há como ajustar as características do driver de forma que tanto uma terminação em série quanto uma terminação paralela possam ser usadas.

Resumo

Para controlar reflexões, as duas opções viáveis são terminações paralelas, terminações seriais ou, com certas famílias lógicas, terminações paralelas equivalentes a Thevenin. Embora existam outros tipos de terminações, muitas vezes são implementações provisórias que são muito menos preferíveis do que projetar circuitos inicialmente com terminações paralelas ou seriais adequadamente colocadas.

Tem mais perguntas? Ligue para um especialista na Altium ou descubra mais sobre linhas de transmissão e terminações em design de alta velocidade com o Altium Designer®.

Referências:

Ritchey, Lee W. e Zasio, John J., “Right The First Time, A Practical Handbook on High-Speed PCB and System Design, Volume 1.”